PATENT ABSTRACTS OF JAPAN

(11)Publication number: 05-268791

(43) Date of publication of application: 15.10.1993

(51)Int.Cl. H02P 6/02

(21)Application number: 04-272008 (71)Applicant: SGS THOMSON

MICROELECTRON INC

(22)Date of filing: 09.10.1992 (72)Inventor: CAMERON SCOTT W

ROHRBAUGH MARK E

CAROBOLANTE


FRANCESCO

(30)Priority

Priority number: 91 Priority date: 09.10.199 Priority country: US

773725 1

(54) METHOD AND UNIT FOR RESYNCHRONIZING ROTOR OF DC POLYPHASE MOTOR



(57)Abstract:

PURPOSE: To provide a method and a unit for resynchronizing the drive signal for a motor driver with the rotor of a DC polyphase motor.

CONSTITUTION: A motor driver 10 having a circuit for resynchronizing the rotor of a DC polyphase motor comprising a rotor and a Y-connected stator coil includes a circuit for determining the actual instantaneous positron of the rotor, and a circuit for determining a desired rotor position before executing a desired commutation sequence. The motor driver 10 also includes a circuit for disabling the drive signal of a drive coil in response to an output enable signal, an overtemperature indication signal or a specified resynchronization signal, e.g. an arbitrary signal indicative of the abnormal operating conditions of a motor or a driver circuit, and starting a routine for resynchronizing the rotor position with a desired commutation sequence before applying a drive signal again to the coil.

LEGAL STATUS

[Date of request for examination]

08.10.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3304139

[Date of registration]

10.05.2002

[Number of appeal against examiner's

decision of rejection]

[Date of requesting appeal against

examiner's decision of rejection]

[Date of extinction of right]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

......

[Claim(s)]

[Claim 1] In a polyphase DC motor actuation circuit with two or more drive coils and movable Rota The circuit which determines the actual momentary location of said Rota is prepared, and the circuit which determines the desired Rota location before performing a desired commutation sequence is prepared. The circuit which performs the commutation sequence of said request when detecting that said Rota actually has the circuit which determines the actual momentary location of said Rota in the Rota location of the request is prepared. Answer a predetermined resynchronization signal, forbid the driving signal to said drive coil, and the commutation sequence of said request is received in the location of said Rota. The polyphase DC motor actuation circuit characterized by preparing the circuit which impresses a driving signal again to said coil after it makes the

resynchronization routine to synchronize initialize and the location of Rota of said motor synchronizes with the commutation sequence of said request.

[Claim 2] The polyphase DC motor actuation circuit where the circuit which determines the actual momentary location of Rota of said motor is characterized by having the circuit which determines when back EMF received by the circuit which receives back EMF of at least one coil before the commutation sequence of said request, and the circuit which receives said back EMF crosses zero from a predetermined direction in claim 1.

[Claim 3] The polyphase DC motor actuation circuit characterized by preparing the mask circuit in which the circuit which determines when back EMF received by the circuit which receives said back EMF between predetermined time amount further in claim 2 after said back EMF crosses zero crosses zero is forbidden.

[Claim 4] In claim 3 said mask circuit The rise counter, first, and second down counter, The source of a clock pulse connected that clock actuation of said rise counter and the down counter should be carried out, A means to forbid the clock pulse to said second down counter until said first down counter reaches a predetermined count, A means for actuation of to be attained when said zero crossover detector detects a zero crossover, and to load the count from said rise counter into said first and the second down counter, and to reset said rise counter subsequently, The polyphase DC motor actuation circuit characterized by ****(ing), and for said first counter determining a commutation delay period, and said second counter determining a mask period.

[Claim 5] The polyphase DC-motor actuation circuit characterized by preparing the circuit advanced to the Rota location of request another before advancing the circuit which determines the Rota location of said request before answering further that said first down counter reaches said predetermined count in claim 4 and performing a desired commutation sequence and performing the commutation sequence of another request.

[Claim 6] The polyphase DC motor actuation circuit characterized by establishing a means to answer said resynchronization signal, to be in the condition which

can be operated further in claim 5, and to load the minimum mask count in said second down counter instead of said period count, and to load a minimal delay count in said first down counter.

[Claim 7] The polyphase DC motor actuation circuit characterized by said minimum mask count generating the mask time amount between about 500 nanoseconds and about 10 microseconds in claim 6.

[Claim 8] The polyphase DC motor actuation circuit characterized by said predetermined resynchronization signal being an output enable signal in claim 1. [Claim 9] The polyphase DC motor actuation circuit characterized by said predetermined resynchronization signal being a signal showing superfluous temperature in claim 1.

[Claim 10] In the circuit of the three phase DC brush loess which has two or more drive coils and movable Rota, and a sensor loess motor of operation The sequencer circuit which generates the commutation signal sequence for making said drive coil energize is prepared. The selection circuitry which determines which [of said two or more drive circuits] is energized to each commutation signal sequence is prepared. The back EMF amplifier is formed and the circuit which connects said back EMF amplifier to said drive coil when said selection circuitry opts for the thing for which said drive coil should be energized by the current commutation signal sequence, and which do not come out is prepared. The circuit which detects the time of the output of said back EMF amplifier crossing [which is determined by said current commutation signal sequence] zero from an electrical potential difference is prepared. The circuit which a resynchronization signal is answered [circuit], and the driving signal to said drive coil is forbidden [circuit], and synchronizes the location of said movable Rota to said commutation signal sequence is prepared. The circuit of operation characterized by preparing the circuit which energizes said drive coil according to said commutation signal sequence after the location of said Rota synchronizes. [Claim 11] The circuit which said resynchronization signal is answered [circuit], and the driving signal to said drive coil is forbidden [circuit] in claim 10, and

synchronizes the location of said movable Rota to said commutation signal sequence It has the clock connected in order to have carried out clock actuation of the data in the shift register possessing a first stage and a second stage, and said shift register. When said shift register which has an output from said first stage and a second stage has said synchronizing signal in the first condition, the usual motor actuation is enabled. Said shift register It connects in order answer the change of state by said synchronizing signal, generate the output from said first stage, and remove the driving signal from said coil, and to generate the output from said second stage and to make a resynchronization sequence start. Said shift register answers further that said synchronizing signal returns to said first condition. The circuit of operation characterized by connecting in order generate the signal from said second stage during the first clock cycle period, and complete said resynchronization sequence signal, and to generate the signal from said first stage during a subsequent clock cycle period and to recover the driving signal to said coil.

[Claim 12] The circuit characterized by said resynchronization signal being an output enable signal in claim 11.

[Claim 13] The circuit of operation characterized by said resynchronization signal being a signal showing superfluous temperature in claim 11.

[Claim 14] The circuit of operation characterized by preparing the mask circuit which forbids the circuit which determines when back EMF further received in claim 11 by the circuit which receives said back EMF between the back predetermined time of the commutation of said coil crosses zero.

[Claim 15] In claim 14 said mask circuit The rise counter, first, and second down counter, The source of a clock pulse connected that clock actuation of said rise counter and the down counter should be carried out, A means to forbid the clock pulse to said second down counter until said first down counter reaches a predetermined count, A means to be in the condition which can be operated, to load the count from said rise counter in said first and the second down counter, and to reset said rise counter subsequently when said zero crossover detector

detects a zero crossover, It is the circuit of operation which it is ****(ing), said first counter determines the delay period in front of coil commutation after a zero crossover is detected, and is characterized by said second counter determining the mask period for carrying out the mask of the commutation noise.

[Claim 16] The circuit of operation characterized by preparing the circuit which advances the circuit which determines the Rota location of said request before answering further that said first down counter reaches said predetermined count in claim 15 and performing a desired commutation sequence.

[Claim 17] The circuit of operation characterized by establishing a means to answer said resynchronization signal, to be in the condition which can be operated further in claim 16, and to load the minimum mask count in said second down counter instead of said period count, and to load a minimal delay count in said first down counter.

[Claim 18] The circuit of operation characterized by said minimum mask count generating the mask time amount between about 500 nanoseconds and about 10 microseconds in claim 17.

[Claim 19] In the approach of a polyphase DC motor of operation of having two or more drive coils and movable Rota Determine the actual momentary location of said Rota, and before performing a desired commutation sequence, the desired Rota location is determined. When detecting that said Rota actually has the circuit which determines the actual momentary location of said Rota in the Rota location of said request, the commutation sequence of said request is performed. Answer a desired resynchronization signal and the driving signal to said drive coil is forbidden. A resynchronization routine is made to start in order to synchronize the location of said Rota to the commutation sequence of said request. The approach characterized by having each above-mentioned step which impresses a driving signal again to said coil after the location of Rota of said motor synchronizes with the commutation sequence of said request [claim 20] The approach that the step which determines the actual momentary location of Rota of said motor is characterized by determining when back EMF received by the

circuit which prepares the circuit which receives back EMF of at least one coil before the commutation sequence of said request, and receives said back EMF crosses zero from a predetermined direction in claim 19.

[Claim 21] The approach characterized by forming the mask between the predetermined time amount after coil commutation in order to forbid the step which determines further when said back EMF crosses zero next in claim 20. [Claim 22] The approach characterized by establishing the mask time delay of small time amount more remarkable than the mask time amount needed for motor actuation when said resynchronization signal is answered and a driving signal is further impressed to said coil in claim 20.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] About the amelioration in the circuit and approach of driving a polyphase motor, further, about the amelioration in the circuit which drives a polyphase DC motor in a detail, this invention was not further chosen [and] as the detail, i.e., it relates to the approach and the equipment to which

Rota which a polyphase DC motor rotates is made to carry out resynchronization of the commutation (rectification) sequencer of Motor Driver using the null voltage crossover information on the rotor coil in floating.

[0002]

[Description of the Prior Art] Although this invention relates to a profile and a polyphase DC motor, it is a hard disk drive and CD. The specific example of application exists in relation to the three phase DC motor which includes a motor BURASHIRESU used to data medium which is found out in the example of application of the computer relation which includes a ROM drive, a floppy disk, etc., and which rotates, and sensor loess (with no sensor) type. the example of computer application -- setting -- since those dependability is high, and the DC motor of sensor loess is lightweight at the brush loess of a three phase and precision is high -- **** -- it is used widely.

[0003] Although this type of motor can be thought as a thing possessing the stator which has three coils linked to Y gestalt typically, many stator coils are usually used with the polyphase motor magnetic pole in fact. In such an example of application, 8 pole motor which has 12 stator windings and the group of four N-S magnetic poles on Rota is used typically, and, as a result, four electric cycles per rotation of Rota are used. However, a stator coil can be analyzed with the gestalt of three Y connection mold coils connected to the gestalt of three groups which each becomes from four coils physically isolated by a unit of 90 degrees. If actuation is explained, this coil will be energized for every sequence, and a current path will be established through two coils in each of that sequence among those by which Y connection was carried out, and let the 3rd remaining coils be floating. or [that, as for this sequence, a current path changes] -- or if KOMYUTETO, i.e., rectification actuation, is carried out, it is constituted so that the coil which one side of the coils which constitute this current path was switched to floating, and suited floating before may be switched into a current path. Furthermore, when a floating coil is switched into a current path, the sequence is constituted so that a current may flow in the same direction as the

thing in the coil included in the current path before that. Thus, six commutation (rectification) sequences are defined to each electric cycle in a three phase motor. [0004] Conventionally, it is recognized during the period of such a polyphase DC motor of operation that it is important concerns to maintain the known location of Rota. The various methods of realizing this existed. The approach currently used most widely was starting a motor in a known location and generating the information relevant to the momentary **** current position of Rota subsequently. When moving through the field to which one source of supply of such momentary positional information is developed as a part of commutation process, a floating coil is identified, and back EMF, i.e., it, is given by the stator, it includes carrying out the monitor of the electromotive force by which induction is carried out into this coil.

[0005] If the electrical potential difference of a floating coil crosses zero (called "a zero crossover" in the technical field concerned), it will be assumed that the location of Rota is known. If this event occurs, the increment of the rotor-coil commutation sequence will be carried out to the next phase, and that process will be performed repeatedly. Generally assumption that the zero crossover expresses the Rota location correctly is materialized, when an event which the motor is functioning appropriately and disturbs the synchronization from the known starting position of that does not occur. However, such an event occurs and that might make the synchronization often lose actually. a bump with rotation of a disk physical [such synchronous loss] -- or adhesive motor bearing -- or rotation of a disk might be interrupted by the friction loss in disk support etc. Moreover, it was impossible to have recovered it, when the synchronization lost in this appearance.

[0006] The possibility of losing such a synchronization was delicate in the motor currently used conventionally, and in order to secure that a starting algorithm and operation conditions are controlled by the precision in order to avoid what may generate the condition of being easy to generate a failure and separating from such a synchronization, it needed to pay great attention.

[0007]

[Problem(s) to be Solved by the Invention] Therefore, the place made into the purpose of this invention is offering the equipment and the approach of having improved to which resynchronization of the driving signal of the Motor Driver circuit is carried out to Rota which a polyphase DC motor's rotates.

[0008] Since the brush loess and the sensor loess type three phase DC motor which are used in order to rotate a three phase DC motor and data medium which is found out in the example of computer related application which includes a hard disk drive, a CD-ROM drive, a floppy disk, etc. especially, for example are driven, the place made into another purpose of this invention is offering the useful equipment and the useful approach which were improved.

[0009] The place made into still more nearly another purpose of this invention is offering the equipment and the approach of using the zero crossover of the electrical potential difference of a floating coil in relation to the information showing the direction of a zero crossover which improved, in order to remove the indefinite nature in detection of the location of Rota.

[0010] The place made into still more nearly another purpose of this invention, the Rota location is offering the equipment and the approach of having improved which make it possible to recover conditions when the synchronization with the sequencer of the Rota commutation circuit shifts.

[0011] The place made into still more nearly another purpose of this invention is offering the equipment and the approach of giving a means preventing generating the zero crossover which commutation and a switching noise mistook in detection of the location of Rota which were improved.

[0012]

[Means for Solving the Problem] According to the suitable operation gestalt of this invention, the polyphase DC motor actuation circuit of the type which has the stator coil of rotation Rota and plurality which made Y mold connection is offered, and this circuit of operation has the circuit which determines the actual momentary location of Rota, and the circuit which determines the desired Rota

location before performing a desired commutation (rectification) sequence. The circuit which performs a desired commutation sequence when detecting that Rota actually has the circuit which determines the actual momentary location of Rota in the Rota location of the request is prepared, and a predetermined resynchronization signal is answered. A resynchronization routine is made to start, in order to forbid the driving signal to a drive coil and to synchronize the location of Rota to a desired commutation sequence. And after the location of Rota of a motor synchronizes with a desired commutation sequence, the circuit which impresses a driving signal to this coil again is prepared.

[0013] The circuit which determines the actual momentary location of Rota of a motor has the circuit which determines when back EMF received by the circuit which receives back EMF crosses zero from a predetermined direction while having the circuit which receives back EMF of at least one coil before a desired commutation sequence. The circuit which measures the delay for forbidding determining when back EMF received by the circuit where make commutation, i.e., rectification, start in, and a mask circuit is made to enable further in, and the back EMF circuit receives back EMF [the back predetermined time amount of said commutation] crosses zero after back EMF crosses zero from a predetermined direction is prepared.

[0014] This delay and mask circuit The rise counter, first, and second down counter, The source of a clock pulse connected that clock actuation of this rise counter and the down counter should be carried out, A means to forbid the clock pulse to the second down counter until the first down counter reaches a predetermined count, And a zero crossover detector's detection of a zero crossover has a means to be in operating state, to load a count to the first and the second counter from a rise counter, and to reset a rise counter subsequently. The first counter determines commutation, i.e., the delay period before rectification, and the second counter determines a noise mask period.

[0015] The signal of the arbitration of others showing "resynchronization" signal which can be considered as an output enable signal, the signal showing

superfluous temperature, a motor, or the unusual operating state of a driver circuit etc. is answered, and the minimum mask count is loaded in the second down counter instead of the period count loaded under the usual operating condition, and a minimal delay count is loaded in the first down counter. This minimum mask count generates the mask time amount between about 500 nanoseconds and about 10 microseconds.

[0016] According to the side face of still more nearly another wide sense of this invention, the approach of a polyphase DC motor of operation of having rotation Rota and two or more drive coils is offered. This approach has the step which performs a desired commutation sequence, when the circuit which determines the actual momentary location of Rota detects that Rota is actually located in the desired Rota location as the step which determines the actual momentary location of Rota, and the step which determines the desired Rota location before performing a desired commutation sequence. The resynchronization routine for answering a predetermined resynchronization signal, and the driving signal to a drive coil being forbidden, and synchronizing the Rota location to a desired commutation sequence is started. After the Rota location of a motor synchronizes with a desired commutation sequence, a driving signal is impressed again to this coil.

[0017] The step which determines the actual momentary location of Rota of a motor is carried out by determining when back EMF received by the circuit which prepares the circuit which receives back EMF of at least one coil before a desired commutation sequence, and receives back EMF crosses zero from a predetermined direction. After back EMF carries out a zero crossover, delay is given [predetermined time amount], and commutation, i.e., rectification actuation, is carried out after that. If commutation is performed, the mask for forbidding the step which determines when back EMF next crosses zero will be given. A resynchronization signal is answered, a mask time delay is established, and it is more remarkable than the mask time amount which is needed in the usual motor actuation in case a driving signal is impressed to a coil, and short.

[Example] Some electric schematic diagrams of the possible motor controller 10 of incorporating the equipment and the approach based on a suitable example of this invention are shown in drawing 1. Although it is possible to constitute from a component with this discrete, i.e., to be individual, motor controller, the motor controller 10 is suitably incorporated on the single semiconductor chip which suited that it should connect with the stator coil of the three phase DC brush loess spindle motor used in order to rotate the magnetic disk in systems, such as a hard disk drive of a computer, a CD-ROM drive, and a floppy disk drive, or other disks. Although such a three phase motor has suitably stator winding which made Y mold connection, such a Y mold gestalt does not necessarily need to be coil connected. Therefore, these coils are output terminals OUT so that it may explain below at a detail. A, OUT B, OUT C, CTR It is possible to make it connect with TAP. Although it is what should be careful of, and the suitable example of this invention is explained especially about a three phase motor, generally the principle of this invention can be applied equally to a polyphase motor. [0019] It is an output terminal OUT by the power stage 11 which can be constituted so that driver voltage may explain drawing 2 below. A, OUT B, OUT C is supplied. The power stage 11 is an output terminal OUT by the sequencer circuit 13 which sequence actuation is carried out and is explained below about drawing 4. A, OUT B, OUT A sequential control output signal is supplied to C, the signal interface circuitry 12 supplies the output signal from the sequencer circuit 13 to the power stage 11, and the function of others, such as braking and other enabling functions, is made to enable. Further, a sequencer 13 supplies a driving signal to the circuit of others of this controller circuit, and controls the various side faces of rotation of the motor driven by the circuit 10. [0020] Output terminal OUT A, OUT B, OUT It connects with the back EMF sense amplifier 14 still more possible [a switch], and C is explained with reference to drawing 5 below about the detail of a **** sense amplifier. This back EMF sense amplifier 14 supplies a signal to the zero crossover detector circuit 16

explained with reference to drawing 5 below, and it supplies an input signal to the digital delay circuit 17 explained with reference to drawing 7 below. The output of the digital delay circuit 17 controls actuation of a sequencer 13 by the mode explained below at a detail. The motor controller circuit 10 has the system clock circuit 23, and the phase locked loop (PLL) frequency / phase detector circuit 24. And for example, "aryne - and - go (align and go)" starting circuit for making it easy to put a motor into operation from the circuit which supports Pulse-Density-Modulation actuation of a motor, and the stopped conditions, It is possible to have the circuit (un-illustrating) of various others, such as a port control logic for making control of a motor controller circuit easy by the external microprocessor (un-illustrating) and a related shift register circuit.

[0021] The power stage 11 of the motor control circuit 10 is the conventional H bridge 30 usually called triple-1 / 2-H-bridge as shown in drawing 2 . Moreover, where the Y connection mold stator windings 32, 33, and 34 are connected in order to receive the drive current supplied by the power stage 11 of the motor control circuit 10 possible [a switch], it is shown in drawing 2 . Three serial current paths 37, 38, and 39 are given between the supply voltage impressed to Rhine 40, and the reference voltage on Rhine 42. each -- a current -- a path -- respectively -- two -- a ** -- a switching transistor -- 44 -- and -- 45 -- 44 -- ' -- and -- 45 -- ' -- 44 -- " -- and -- 45 -- " -- having -- **** . It is possible a transistor 44, 44', and to consider as the 45, 45', and power switch FET with well-known 45", or 44" of things considered as other switching equipment by request is possible. Rhine 42 is connected to the external detection resistance 49 (externally, as shown in drawing 1 , it connects with terminal R SENSE), and ground connection of this detection resistance 49 is carried out.

[0022] In the common center tap 36, common connection of each end of stator coils 32, 33, and 34 is made, and those other-end sections are a switching transistor 44-45, 44'-45', and each node OUT between each pair of 44 "-45". A, OUT B, OUT It connects with C. a switching transistor -- 44 -- 45 -- 44 -- ' -- 45 -- ' -- 45 -- ' -- a current -- a path --

parallel connection -- carrying out -- having had -- a flyback -- diode -- 47 -- 48 --; -- 47 -- ' -- 48 -- ' --; -- 47 -- " -- 48 -- " -- having -- **** .

[0023] If actuation is explained, one node (for example, the node A) will drive to a high condition by one of the upper switches 44 during an energization phase period. One node (for example, the node B) drives to a low condition by one of the lower switch 45', and the remaining nodes (for example, the node C) have both switch 44" and off 45", and let them be floating. This is usually called "AB phase." Subsequently, in each commutation phase, a current always flows [in / in this coil / two of three coils]. The 3rd coil is floating. And and after switching In the commutation sequence determined by the sequential circuit 13, switching is carried out in a mode which flows in the same direction in one of two coils with which the current continued, and it flowed, and the current was flowing in the last phase. Furthermore, if it explains to a detail, as shown in drawing 3, in a three phase motor, the phase on six actuation exists in fact. A current flows in each of these six phases, as shown in the following table A. [0024]

Table A phase Origin to which a current flows The point at which a current flows Floating coil 1 A B C 2 A C B 3 B C A 4 B AC 5 C A B 6C B The switching operation of the driver transistor of the power stage 11 for switching the current over A each phase As shown in drawing 4, it is attained by the sequencer circuit 13, and it supplies a signal to the top driver outgoing end 52 and the bottom driver outgoing end 53, and performs the **** switching sequence shown in Table A. The driver outgoing ends 52 and 53 of a top and the bottom are connected to the driver input line of the bottom shown in drawing 2, and the bottom. A shift register 55 determines the specific top and bottom output Rhine which are activated by specific time amount. In order to make this decision, it is possible to carry out a shift action through the various data locations of a shift register 55 sequentially [load a proper sequence in a shift register 55, and]. For example, one data sequence in the illustrated example which generates the commutation sequence of Table A may be "110000", clock actuation of it is carried out

continuously, and it is outgoing end Q1-Q6. It appears. Clock actuation of the shift register 55 is carried out by the system clock introduced into a shift register 55 by the clock signal generated by the delay counter 112 explained below about drawing 7 at a detail. Therefore, a shift register 55 operates and is the outgoing end Q1-Q6. One is provided with a high condition and the turn-on of the transistor of the bottom which corresponds according to the sequence shown in Table A, and the bottom is carried out.

[0025] The circuit of others of a sequential circuit 13 has the reset line 59 which operates that a shift register 55 should be reset. Outgoing end Q1-Q6 It connects with the null voltage crossover logic control circuit of drawing 6 explained below through Rhine 66 further. When the braking signal and/or superfluous temperature status signal which are generated in other parts of the motor control circuit 10 are impressed to a logical circuit 63 through Rhine 67 and such a braking signal and/or superfluous temperature conditions exist by request, it is possible to prevent the output to the motor on a top, bottom driver output Rhine 52, and 53. or [generating a braking signal by software] -- or considering as an external signal is possible, and it is impressed in order to carry out the turn-on of the driver of all the bottoms and to carry out the turn-off of the driver of all tops. All the coils 32, 33, and 34 short-circuit in common so that the eddy current generated by the field in coils 32, 33, and 34 at coincidence may brake a motor. [0026] Unlike the conventional commutation technique, commutation between coils 32, 33, and 34, i.e., rectification actuation, is performed by answering the information which expresses the specific location of Rota of a motor in relation to the circuit information showing the location of a request of Rota. If it explains to a detail more, when a corresponding coil's arriving at a specific rotation location and commutation should occur, the commutation which impresses the next drive sequence of Table A will answer correlation with the sequencer information showing in which location the motor should be, and will be determined as it. It opts for the decision of the precise rotation location of Rota continuously by carrying out the monitor of the zero crossover voltage in the coil in each ******,

i.e., floating. If it explains to a detail more and switching of the coils 32, 33, and 34 will be carried out during the commutation sequence period of Rota, the monitor of the electrical potential difference of a floating coil will be carried out by the back EMF amplifier circuit 14 shown in drawing 5.

[0027] The back EMF amplifier circuits 14 are the Motor Driver outgoing ends OUTA and OUT in the circuit of drawing 2 . B, OUT It has the switches 81, 82, and 83 connected to C, respectively, and is an output OUT. A, OUT B, OUT One chosen of C is impressed to the noninverting input edge of a comparator 85. Motor Driver output OUT impressed to a comparator 85 A, OUT B, OUT It corresponds to that by which what specific one of the C should be in floating among coils 32, 33, and 34 is planned (it is not the coil which is carrying out floating actually). In this specification, although it is used as a thing showing the coil which does not exist the vocabulary "floating" in the momentary current path, this coil "does not float" in practice and is connected to a tri-state impedance. As switches 81, 82, and 83 operate by the circuit of drawing 6 explained below and were explained just to the top, switching operation of the coil with which what should be been in floating was planned is performed.

[0028] When the electrical potential difference on the floating coil which the center tap connection 36 (refer to drawing 2) of Rota is connected to the reversal input edge of a comparator 85, therefore was chosen is larger than a center tap electrical potential difference, this comparator generates the output showing the null voltage crossover of the electrical potential difference on the selected floating coil. (The electrical potential difference impressed to the input edge of a comparator 85 is so-called "back EMF" of a coil, and the electrical potential difference is an electrical potential difference generated in the coil chosen when moving through the field in the motor generated by the stator of a motor.) The comparator 85 is constituted so that it may have a hysteresis. It is because time amount continuation is carried out and the case long enough where it does not exist is to make it possible for generating of the electrical potential difference exceeding zero crossover voltage to have the useful output signal of a

comparator 85.

[0029] Furthermore, reference of drawing 5 supplies the output from a comparator 85 to a shift register 88 through a transmission gate 89. The mask signal generated by the mask counter 111 (refer to drawing 7) is impressed to the enable input edge of a transmission gate 89, therefore it is forbidden that the output from a comparator 85 should be impressed during the period of the mask period following the phase commutation of the sequencer circuit 13 to a shift register 88. However, enabling that the output signal from a comparator 85 passes through a transmission gate 89 impresses it to D input edge of the thing of the beginning of four D type flip-flops 90, 91, 92, and 93 which constitute a shift register 88.

[0030] The various outgoing ends of flip-flops 90, 91, 92, and 93 are supplied to the output logical circuit 95 which has NAND gates 96, 97, 98, and 99. As for each of flip-flops 90, 91, 92, and 93, a receipt and each generate a reversal Q output and a noninverting Q output for the clocked into from a system clock. Q output of flip-flops 90, 91, and 92 is impressed to D input edge of the flip-flop of each next stage, and Q outgoing end of the flip-flop 93 of the last stage is connected to NAND gate 98 of the output logical circuit 95.

[0031] Q outgoing end of flip-flops 90 and 92 is connected to the input edge of upper NAND gates 96 and 97, respectively, and, on the other hand, Q outgoing end of flip-flops 91 and 93 is connected to the input edge of lower NAND gates 99 and 98, respectively. The reversal Q outgoing end of flip-flops 90 and 92 is connected to the input edge of lower NAND gates 99 and 98, respectively, and, on the other hand, the reversal Q outgoing end of flip-flops 91 and 93 is connected to the input edge of upper NAND gates 96 and 97, respectively. [0032] Moreover, schedule inclination Rhine 101 corresponding to the zero crossover inclination which shifts to negative from forward [which schedule inclination Rhine 100 corresponding to the zero crossover inclination which shifts to forward from negative / which is planned / is connected to the input edge of NAND gates 96 and 97, and was planned] is connected to the input edge of

NAND gates 98 and 99. It is generated from the phase information generated in the circuit of drawing 6, and the signal on Rhine 100 showing the direction of the planned zero crossover and 101 derives it from the outgoing end of the shift register 55 in the sequencer circuit of drawing 4.

[0033] the transition in the planned direction which the output from a logical circuit 95 was supplied to output NAND gates 102 and 103, the output of this gate answered detection of an actual zero crossover of the specified floating coil, was finally generated, and specified this zero crossover, i.e., the zero crossover transition which shifts from negative to forward, -- or it has any of the zero crossover transition which shifts to negative from forward.

[0034] The outgoing end of upper NAND gate 96 and lower NAND gate 99 is connected to the input edge of output NAND gate 103, and the outgoing end of upper NAND gate 97 and the outgoing end of lower NAND gate 98 are connected to the input edge of output NAND gate 102, and the connection with output NAND gates 102 and 103 is established. When Rhine 101 which a signal generates when the zero crossover of forward inclination is planned is connected to the input edge of upper NAND gates 96 and 97 and the zero crossover of negative inclination is planned, Rhine 100 which a signal generates is connected to the input edge of lower NAND gates 98 and 99. Therefore, upper NAND gates 96 and 97 answer actual generating of a zero crossover of the forward inclination planned, and lower NAND gates 98 and 99 answer actual generating of a zero crossover of the negative inclination planned. For the connection made in the stage configuration in the four-step shift register 88 to each of a forward and negative detection path, as curves 109 and 108 showed to drawing 5 a, the outputs from output NAND gates 102 and 103 are two pulses isolated about time amount, and, in addition, generate those curves from either the zero crossover 106 negative from forward, or the zero crossover 107 forward from negative, respectively. Therefore, the pulse generated in the outgoing end of NAND gate 103 is preceded with the pulse by which only one clock cycle is generated in the outgoing end of NAND gate 102. In order that the output of NAND gate 103 may

supply a "load" signal to the counter which measures the necessary mask and necessary time delay after phase commutation, i.e., phase rectification, it is used, and the output of NAND gate 102 is used in order to supply "reset" signal to a period counter.

[0035] The circuit which generates the switching signal of not only the signal showing inclination forward [on Rhine 100 and 101] and negative but the for switches 81 and 82 and for 83 is shown in drawing 6 , next it is explained. The circuit of drawing 6 makes internal phase data derive on Rhine 66 from the output from the sequencer shift register 55 in drawing 4 . It has the information showing the signal to a top and the bottom drive transistor A, a top and the bottom drive transistor B, a top, and the bottom drive transistor C, respectively, applying [66] it to right-hand side from left-hand side (refer to drawing 2). Therefore, an output signal SA is OUT. It means that what the coil in A should be in floating is planned, and SB is OUT. It means that what the coil in B should be in floating is planned, and an output signal SC is OUT. It means that what the coil in C should be in floating is planned. the signal on Rhine 101 and 100 means whether it is planned similarly that a floating coil experiences negative or a positive direction to the back EMF zero crossover even if which will be in floating momentarily namely,.

[0036] In order to help to detect appropriately the zero crossover of the floating coil with which the back EMF amplifier 14 and the logical circuit 95 were chosen, it became clear that it is required to carry out the mask of the noise generated in the noise generated in actuation of various circuit elements especially the noise generated by the commutation of the coil which has after switching the inclination for a while which carries out between ring actuation, and a sequencer circuit. In order to attain the circuit function of others which this mask function and the approach of the circuit of this invention of operation enable, delay and the mask circuit 105 of drawing 7 are formed. This delay and mask circuit 105 have the rise counter 110 and three down counters 111,112,113. The rise counter 110 acts as a period counter, and supplies a digital count on the outgoing end corresponding

to the time amount between the actual zero crossovers of the selected floating coil detected by the zero transverse differential circuit mentioned above with reference to drawing 5.

[0037] A receipt and its selected frequency opt the resolution of a system for a clock signal input from the clock frequency divider 120 which divides the rise counter 110 to the frequency of a request of a system clock frequency. The rise counter 110 is reset by the reset pulse generated by NAND gate 102 in the circuit of drawing 5 after actual generating of a desired zero crossover is detected. Therefore, the rise counter 110 continues a count until it starts a count and is again reset by detection of the following actual zero crossover, after it is reset. [0038] The output of the rise counter 110 is supplied to each input edge of the down counter 111,112,113 which performs various masks, delay, and a control function. The down counter 111 determines the mask which has the function which carries out the mask of the noise which answers, the noise of the sequencer circuit 13 and commutation, i.e., the rectification actuation, shown in drawing 4, and is generated by coils 32, 33, and 34, and when a desired mask count is reached, it generates an output on Rhine 120. Henceforth, the down counter 111 is called the mask counter 111. For example, the mask counter output signal on Rhine 120 can be used in order to make the transmission gate 89 in the zero crossover detector in drawing 5 enable, therefore a zero crossover is not detected after progress of a mask period. The mask counter 111 is generated from Rhine 121 with the output of NAND gate 103 which showed the "LOAD (loading)" signal to drawing 5 just before a RESET (reset) pulse generated a receipt and the "LOAD" signal on the outgoing end of NAND gate 102.

[0039] Furthermore, the mask counter 111 receives a clock signal from a frequency divider 123. In order to make it possible to control the divisor of a frequency divider 123 in order to make it possible to choose the resolution of a mask count by request to the specific example of application for which a driver circuit 10 is used, it is possible to form many selection terminals 124.

[0040] Therefore, detection of the actual zero crossover of the floating coil chosen when actuation was explained of the circuit of drawing 5 loads the count which exists in the rise counter 110 in the mask counter 111. By resetting the rise counter 110 and starting a new period count, it is continued until the next zero crossover occurs, a count new when [that] it generates is loaded in the mask counter 111, and the rise counter 110 is reset, and the process is performed repeatedly. Therefore, the actual mask time amount on which it decides with the mask counter 111 changes depending on the rotational speed of a motor so that I may be understood. (However, the percentage of the value of angle of rotation is still fixed.) It is the same mode, and before a coil is switched to the next phase, namely, commutation (rectification actuation) of the down counter 112 is carried out, it acts that the time amount corresponding to the delay after detecting a zero crossover should be counted. The down counter 112 is henceforth called the delay counter 112. The delay counter 112 can choose the clock frequency divided from the frequency divider 126, when the divisor of a receipt and this frequency divider impresses a proper signal to one of the selection Rhine 127. Fundamentally, actuation of a load function and a count function is the same as actuation of the mask counter 111 mentioned above. However, although it is what should be careful of, the time amount calculated by the delay counter 112 with which it is expressed with the output on Rhine 122 is more substantially [than the time amount calculated by the mask counter 111] long. [0041] The reversal output of the delay counter 112 on Rhine 122 is impressed by NAND gate 141 to the clocked into edge of the mask counter 111, and the clock pulse from a frequency divider 123 is also impressed to the **** gate. Therefore, the signal on Rhine 122 forbids impression of the clock pulse to the mask counter 111 until after completion of the delay count by the delay counter 112. The count of the mask counter 111 and the delay counter 112 is sequential, i.e., are successive, and the mask count of the mask counter 111 continues after completion of the delay count of the delay counter 112.

[0042] Since a floating rotor coil was not predicted and the mask circuit 105 of

drawing 7 operates based on an actual zero crossover signal, it makes it possible to perform the motor control function of conventionally impossible many. For example, it is possible to be based on the delay calculated after the actual zero crossover of the planned floating coil generates the commutation of Rota, i.e., rectification actuation. It is possible to follow, for example, to make the commutation of a coil, i.e., rectification actuation, start using the output of the delay counter 112 on output Rhine 122. Therefore, since it is dependent on the output signal of a delay counter in order for the mask counter 111 to also make the count start, the accidental zero crossover which it is possible to carry out the mask of the switching noise from the switching transient state generated by the sequencer circuit 13 and the coil, therefore is generated by the switching noise is not interpreted as a zero crossover with the actual selected floating coil. [0043] Furthermore, it is possible to attain other motor control functions easily. For example, the additional down counter like the down counter 113 mentioned above, for example is able to give useful functions, such as for example, rate fall decision. The down counter 113 is henceforth called the slowdown (rate fall) counter 113. The slowdown counter 113 operates in the same mode as the mask counter 111 and the delay counter 112, and receives the clock signal by which the frequency division was carried out from the system clock frequency by the frequency divider 128, forming the selection input line 129 and choosing a frequency divider to the specific example of the Motor Driver application by request, -- possible -- making -- things are possible. It is possible in a down count using it as a thing showing a motor slowing down namely, rate falling the signal, in meaning that the output signal on Rhine 130 changed the condition by choosing appropriately the clock frequency impressed to the slowdown counter 113 so that for a long time than the time amount between commutation, i.e., the zero crossover with an actual floating coil by which rectification actuation is carried out, and the slowdown counter 113 completed the count. That is, if a signal appears on output Rhine 130, it expresses the ******* rather than the period before the counted period was loaded in this counter, and that means that

the motor slowed down namely, fell [rate].

[0044] To all the counters 110,111,112,113, NAND gate 133,134,135,136 is formed, the output of each counter is combined to those gates, an output is supplied and the output is combined with each clock signal by NAND gate 140,141,142,143. Therefore, reaching the greatest rise count or greatest down count does not pass over a counter 110,111,112 or which count of 113 to approve, and it is stopped by the count, therefore this counter is recycled and does not start a new count.

[0045] In order to make it possible to carry out resynchronization to the rotary motor which is when the circuit of drawing 7 is in the phase sequencer and the asynchronous condition of having explained drawing 4 above, the circuit 148 which gives a minimal delay count to the circuit 147, the mask counter 111, and the delay counter 112 which give the minimum mask count is formed.

Furthermore, the mask counter 111 and the delay counter 112 receive the "resync" signal on Rhine 215 generated from the resynchronization circuit 210 explained below with reference to drawing 9. The mask counter 111 and the delay counter 112 operate, when a resync (resynchronization) signal exists on Rhine 215, and they make the usual actuation and the contrast target of a delay circuit 17 load the minimal delay count which exists in the minimum mask count which exists in the minimum mask count circuit 147, and the minimal delay count circuit 148 into the mask counter 111 and the delay counter 112 instead of the contents of the period counter 110, respectively.

[0046] Next, as shown in drawing 8, actuation of a circuit 10 is explained with reference to the wave generated in the various parts of a circuit. The angle-of-rotation index curve 160 to each coil is shown in these wave-like upper parts for criteria. As for each sinusoidal form, the notation is attached corresponding to the node to which each coil of coil 32-A, coil 33-B, and coil 34-C is connected. The corresponding commutation sequence generated in the pinpointed rotation location is shown in the angle-of-rotation curve 160 bottom.

[0047] The following three curves 164,165,166 show the electrical potential

difference of the coils A, B, and C driven, respectively. Each coil has two sequences in which it has a forward electrical potential difference, two sequences in which it has a negative electrical potential difference, and two sequences from which it will be in a float condition to one electric cycle shown in the pars basilaris ossis occipitalis of the curve of drawing 8 so that I may be understood. For example, when the curve showing the electrical potential difference on Coil A is referred to, the first two electrical potential differences 170 and 171 of the sequences 1 and 2 to which it coil B Passes from Coil A, and a current flows from Coil A to Coil C, respectively are forward. During the period when Coil A floats in a sequence 3, an electrical potential difference 173 changes from forward to negative. Two electrical potential differences 174 and 175 next to the sequences 4 and 5 whose currents are during the period which flows from Coil B to Coil A and from Coil C to Coil A, respectively are negative. Finally, if Coil A will be in a float condition again throughout [six sequence], an electrical potential difference 176 will change from negative to forward. Other coils B and C have the same electrical-potential-difference curve, and the variation rate of each is carried out 120 degrees mutually.

[0048] Each coil will be in a float condition twice during one electric cycle period, and has two zero crossovers so that I may be understood. However, one zero crossover has negative inclination negative from forward, and the zero crossover of another side has forward inclination forward from negative. Therefore, without taking the direction of a crossover into consideration, only by being based on a zero crossover, in using the Rota location as a decision plug, indefinite nature exists. (This was one of the faults of the conventional Motor Driver system.) therefore -- for example, as shown by the curve 173, when the electrical potential difference Of Coil A changes from forward to negative, the zero crossover 180 is detected by the zero transverse differential circuit 80 shown in drawing 5. Furthermore, it is detected by the inclination detecting circuit 95 where the direction of this zero crossover is also shown in drawing 5. if a zero crossover is detected, a sequence will carry out an increment -- having -- a coil --

commutation -- that is, rectification actuation is carried out and the mask circuit 105 of drawing 7 is made to reset and reload Subsequently, a zero crossover detector hunts for [the zero crossover of the following floating coil (in this case, the coil C)], and that zero crossover is transition forward from negative, as understood from the curve 182 in drawing 8. After the zero crossover is detected and commutation is performed, it is hunted for [a zero crossover negative from forward / of the floating coil B shown with a curve 183], and still more nearly same actuation is performed.

[0049] A commutation sequence is as the following when it summarizes. The generating is detected by a sequencer circuit's establishing the desired Rota phase, and finding out the zero crossover with a suitable zero crossover detector. detection of a zero crossover generates a delay mask with the delay counter 112 first -- having -- subsequently -- a rotor coil -- commutation -- that is, rectification actuation is carried out and the second mask is generated by the mask counter 111. A right floating coil is determined by the phase information generated from the output signal of a shift register 55, and the phase information connects a suitable coil to the back EMF amplifier 85 by making suitable switches 81 and 82 or suitable 83 close.

[0050] By generating delay between a zero crossover and the increment actuation to the next phase, it is possible to make a torque ripple optimize and it is possible to use the inertia of Rota in that case.

[0051] The whole process is covered and two elements exist so that I may be understood. That is, the actual zero crossover by which is established first and (2) detection of the zero crossover by which (1) prediction is carried out is carried out supports the predicted zero crossover which was established before. When an actual zero crossover is not detected, commutation, i.e., rectification actuation, does not occur until a zero crossover is actually detected. Therefore, even if a sequencer 13 is the case where the driving signal to a motor is removed, it always synchronizes with the actual motor location. For example, when the driver circuit 10 has the superfluous temperature alarm signal, it is possible to prepare

the circuit which prevents the driving signal to a motor until superfluous temperature conditions are amended. When the driving signal was prevented, a sequencer maintains the condition of having synchronized with motor rotation, therefore superfluous temperature conditions are amended, of course although a motor slows down, in order to return a motor to a working speed, without needing a complicated resynchronization technique, it is possible to re-impress a way drive immediately. There are events, such as a bump to the disk which the same thing can say also about other events, is made to lose the synchronization with the sequencer of a motor when such an event is not so, for example, is driven by the motor, i.e., a collision etc.

[0052] Finally, the mask signal 190 generated on Rhine 120 of the mask circuit of drawing 7 is shown in the pars-basilaris-ossis-occipitalis curve of drawing 8. This mask curve has two parts, 191 and 192, corresponding to each mask time amount of the delay counter 112 and the mask counter 111. [for example,] [0053] The various conditions that to remove, the drive, i.e., the drive, to Rota of a motor, is wished exist without actually braking a motor, as mentioned above. For example, Motor Driver may receive an enable signal from a related microprocessor or other external sources of supply. Moreover, the signal of the versatility showing unusual actuation of generating of an event which disturbs the synchronization of the superfluous temperature of a driver chip, Rota, and a phase sequencer, for example, or the other same unusual conditions generated internally may be offered. When such conditions occur, it is lost by the synchronization with the synchronous machine of Rota, therefore must stop having to use complicated re-initiation and/or a resynchronization algorithm. [0054] According to the suitable example of this invention, the circuit which recovers a synchronization easily is prepared and a part of circuit 210 is shown in drawing 9. As shown in drawing 9, the circuit 210 has the shift register with which each has two flip-flops 212 and 213 by which clock actuation is carried out with a system clock. Flip-flops 212 and 213 are the things of the type which generates the complement of the data on D input edge in a reversal Q outgoing

end after a clock pulse, when the signal on S input edge is in a low condition. However, when S input is in a high condition, the output on a reversal Q outgoing end is in a low condition. Therefore, the signal showing an output enabling reversal signal and abnormality conditions is usually in a low condition, therefore the output from NAND gate 214 is usually in a high condition. Therefore, the reversal Q output of flip-flops 212 and 213 is usually in a low condition. On the other hand, if any of the abnormality operating conditions they are occurs or an output enable signal is removed, as for the output on Rhine 215 from a flip-flop 212, it will require that a resynchronization routine should be performed immediately by flip-flops' 212 and 213 changing a condition, and impressing a high signal to those reversal Q outgoing ends, and the output on Rhine 68 from a flip-flop 212 will require that the coil of a motor will be in a tri-state condition. [0055] If an output enable signal is recovered or abnormality conditions are removed, the low condition impressed to D input edge of a flip-flop 212 permits clock actuation being carried out through a circuit 210 by two clock cycles, namely, starting removing a resynchronization signal and recovering the usual circuit actuation first, removing a tri-state signal subsequently, and re-impressing the usual drive (drive) to the coil of a motor.

[0056] Actuation of this circuit which answers the resynchronization signal and tristate signal of a circuit 210 is explained with reference to the condition diagram of drawing 10. When the signal which performs a resynchronization routine occurred, as the first condition 200 is entered and the loop formation 201 showed, the first condition 200 is continued until the conditions which resynchronization is made to enter do not exist any longer. In the first condition 200, the turn-off of all the motor outputs is carried out, and it is permitted that a motor carries out coast actuation. Although it is what should be careful of, this condition differs from the braking function which the turn-on of the lower driving signal is carried out, and makes it possible for back EMF of a coil to stop rotation of Rota and which was mentioned above. The predetermined minimum mask count and a predetermined delay count are loaded to coincidence in the mask counter 111 and the delay

counter 112 (refer to drawing 7).

[0057] When the conditions which make a resynchronization algorithm start are removed, it is permitted that this circuit shifts to the second condition 205. In the second condition 205, an output is still a tri-state condition, and a motor maintains coast actuation.

[0058] More nearly again, if drawing 7 is referred to, coils are [no] off, and if it is in floating, the thing [counter / 111 / which generates a time delay according to the reaction of the coil to commutation, i.e. rectification actuation, in order to carry out the mask of the switching transient in a sequencer and the back EMF amplifier / mask / it] under normal operation is important. It is because it needs for the commutation transient of a coil not to exist and to carry out the mask only of the own switching noise of a circuit as a matter of fact when a coil is in a tristate condition. The time amount of a switching noise needs to establish the "minimum mask" during this tri-state actuation period short (for example, comparing with about 20 microseconds 500 nanoseconds) therefore more remarkably than the time amount of a commutation noise. However, although it is what should be careful of, the phase information detected by the back EMF amplifier is the mode mentioned above, and it is still used in order to choose a right floating coil and a right rise, or downward edge transition. Furthermore, corresponding to delay of the request before commutation occurs, predetermined delay is set up in the delay counter 112 in the mode mentioned above in the case of normal operation, and the same mode.

[0059] Therefore, in the second condition 205, if this circuit discovers a specific zero crossover and it occurs, a zero crossover signal will be generated. When it did not occur, as a zero crossover signal is not generated and the loop formation 206 showed this circuit, it remains in the second condition 205. Therefore, Rota continues rotation without power until it comes to the location of a request of the selected coil, i.e., the location which the zero crossover from the right generates. If the zero crossover for [crossover] the selected coil had actually reached and hunted the desired location is detected, the increment of the commutation

sequence will be carried out to the next phase, and the condition of this circuit will change to the third condition 208. On the other hand, when a zero crossover is not detected, Rota continues coast actuation and performs it until it finally stops. In this case, one of many well-known motor starting algorithms is used for a motor, and it needs to carry out a restart.

[0060] When a zero crossover is detected in the second condition 205, this circuit is in the third condition 208. In the third condition 208, way reset of the period counter 110 is carried out immediately, and it hunts for [the second zero crossover]. The phase information from a sequencer circuit controls the back EMF amplifier, and hunts for [the zero crossover of a coil which comes to the degree corresponding to the next phase]. When the switching noise from the back EMF amplifier and an activity circuit passes, as for the search to the second zero crossover, it is possible to make it start after the time amount which is extent for about 500 nanoseconds. It is because a remarkable noise which these coils are not yet energized and has interfered in zero crossover detection is not generated, therefore, 500 nanoseconds and several mm second -- the mask time amount between 5 thru/or 10 mses is suitable mask time amount suitably. It is the mode same with having mentioned above about the second condition 205, and when the second zero crossover is not detected, in order to continue rotation and to start a motor again until Rota will finally be in a idle state as the loop formation 209 showed, a starting algorithm is required for Rota.

[0061] However, if the second zero crossover is detected, the foundation which determines an actual rotational speed of a motor from the count accumulated into the period counter 110 exists. Therefore, if the second zero crossover is detected, the count accumulated into the period counter 110 will be loaded in the mask counter 111 and the delay counter 112, and the minimum mask count and a minimal delay count load signal will be released, and actuation of this circuit will be performed by continuing under normal operation in the fourth condition 210. [0062] Although it is what should be careful of, the probability that Rota loses a certain amount of rotational speed is during a resynchronization period. However,

since it synchronizes with the actual Rota location, the drive, i.e., the drive, to a motor coil, the drive synchronizes appropriately, and the Rota rate returns to a suitable working speed correctly, and it is locked by the phase locked loop circuit 24 shown in drawing 1.

[0063] As mentioned above, although the mode of concrete operation of this invention was explained to the detail, it is needless to say [this invention] for various deformation to be possible, without not being limited only to these examples and deviating from the technical range of this invention.

.....

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

.....

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] The outline block diagram of the motor drive system incorporating the equipment based on the suitable example of this invention.

[Drawing 2] The schematic diagram having shown the power stage used in the Motor Driver system of drawing 1 for supplying a motorised signal to the Y connection mold stator coil of the motor which is in case a driver system is related.

[Drawing 3] The schematic diagram having shown the typical Y connection mold

rotor-coil configuration which showed the flow direction of the current over six phases of a three phase motor.

[Drawing 4] The schematic diagram of the sequencer circuit used in the Motor Driver system of drawing 1.

[Drawing 5] The schematic diagram having shown the back EMF amplifier and zero crossover detector which are used in the Motor Driver system of drawing 1.

[Drawing 5 a] The explanatory view having shown the various voltage waveforms generated in the outgoing end of the zero crossover detector of drawing 5 in which the time relation to the detected rise or downward zero crossover was shown.

[Drawing 6] The schematic diagram having shown the zero crossover logic switching circuit used in order to control the back EMF amplifier connection condition in the circuit of drawing 5.

[Drawing 7] The schematic diagram having shown the circuit which generates the commutation delay signal, sequencer advance signal, and commutation noise mask which are used in the Motor Driver system of drawing 1.

[Drawing 8] The wave form chart having shown the voltage signal in the various points in the circuit of drawing 1 in relation to some electric cycles of the motor which is in case this driver circuit is related.

[Drawing 9] The schematic diagram having shown the circuit for making start and maintaining the resynchronization algorithm relevant to the mask generating circuit of drawing 7.

[Drawing 10] The condition diagram having shown the approach enforced by the equipment of drawing 1 to which resynchronization of related rotation Rota of a polyphase DC motor and the related driving signal of this equipment is carried out.


[Description of Notations]

10 Motor Controller


11 Power Stage

12 Signal Interface Circuitry


13 Sequencer Circuit
14 Back EMF Sense Amplifier
16 Zero Crossover Detecting Circuit
17 Digital Delay Circuit
23 System Clock Circuit
24 Phase Locked Loop Frequency / Phase Detector Circuit
[Translation done.]
* NOTICES *
JPO and NCIPI are not responsible for any
JPO and NCIPI are not responsible for any damages caused by the use of this translation.
damages caused by the use of this translation.
damages caused by the use of this translation. 1.This document has been translated by computer. So the translation may not
damages caused by the use of this translation. 1. This document has been translated by computer. So the translation may not reflect the original precisely.
damages caused by the use of this translation. 1. This document has been translated by computer. So the translation may not reflect the original precisely. 2.**** shows the word which can not be translated.
damages caused by the use of this translation. 1. This document has been translated by computer. So the translation may not reflect the original precisely. 2.**** shows the word which can not be translated.




[Drawing 2]




[Drawing 3]




[Drawing 5 a]




[Drawing 6]




[Drawing 4]




[Drawing 5]




[Drawing 7]




[Drawing 9]





[Drawing 10]



[Translation done.]

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-268791

(43)公開日 平成5年(1993)10月15日

(51) Int.Cl.⁵

識別記号 庁内整理番号

 \mathbf{F} I

技術表示箇所

H 0 2 P 6/02

3 7 1 T 8527-5H

審査請求 未請求 請求項の数22(全 20 頁)

(21)出願番号 特願平4-272008

(22) 出願日 平成4年(1992) 10月9日

(31)優先権主張番号 773725 (32)優先日 1991年10月9日 (33)優先権主張国 米国(US) (71)出願人 591236448

エスジーエスートムソン マイクロエレクトロニクス, インコーポレイテッド SGS-THOMSON MICROEL ECTRONICS, INCORPORA TED アメリカ合衆国, テキサス 75006, カーロルトン, エレクトロニクス ドライブ 1310

(74)代理人 弁理士 小橋 一男 (外1名)

最終頁に続く


(54) 【発明の名称】 多相DCモータの運動するロータを再同期させる方法及び装置

(57) 【要約】 (修正有)

【目的】 モータドライバの駆動信号を多相DCモータのロータに対し再同期させる装置及び方法を提供する。

【構成】 回転ロータとY接続型ステータコイルとを有する多相DCモータのロータを再同期させる回路をもったモータドライバ10は、ロータの実際の瞬間的位置を決定する回路と、所望のコミュテーション(整流)シーケンスを実行する前に所望のロータ位置を決定する回路とを有している。出力イネーブル信号、過剰温度表示信号、モータ又はドライバ回路の異常動作条件を表わすその他の任意の信号などの所定の再同期信号に応答して、

(1) 駆動コイルへの駆動信号を禁止し、(2) ロータの位置を所望のコミュテーションシーケンスに対し同期させるための再同期ルーチンを開始させ、且つ(3) モータのロータの位置が所望のコミュテーションシーケンスと同期された後に駆動信号をコイルへ再印加する回路が設けられている。



【特許請求の範囲】

【請求項1】 複数個の駆動コイルと可動ロータを持った多相DCモータ動作回路において、前記ロータの実際の瞬間的位置を決定する回路が設けられており、所望のコミュテーションシーケンスを実行する前に所望のロータ位置を決定する回路が設けられており、前記ロータの実際の瞬間的位置を決定する回路が前記ロータがその所望のロータ位置に実際にあることを検知する場合に前記所望のコミュテーションシーケンスを実行する回路が設けられており、所定の再同期信号に応答して前記駆動コイルへの駆動信号を禁止し前記ロータの位置を前記所望のコミュテーションシーケンスに対して同期させる再同期ルーチンを初期化させ且つ前記モータのロータの位置が前記所望のコミュテーションシーケンスと同期された後に前記コイルへ駆動信号を再度印加する回路が設けられていることを特徴とする多相DCモータ動作回路。

【請求項2】 請求項1において、前記モータのロータの実際の瞬間的位置を決定する回路が、前記所望のコミュテーションシーケンスの前に少なくとも1個のコイルの逆起電力を受取る回路と、前記逆起電力を受取る回路 20 により受取られた逆起電力が何時所定の方向からゼロを交差するかを決定する回路とを有することを特徴とする多相DCモータ動作回路。

【請求項3】 請求項2において、更に、前記逆起電力がゼロを交差した後所定の時間の間前記逆起電力を受取る回路によって受取られた逆起電力が何時ゼロを交差するかを決定する回路を禁止させるマスク回路が設けられていることを特徴とする多相DCモータ動作回路。

【請求項4】 請求項3において、前記マスク回路が、アップカウンタ及び第一及び第二ダウンカウンタ、前記 30 アップカウンタ及びダウンカウンタをクロック動作すべく接続されたクロックパルス源、前記第一ダウンカウンタが所定のカウントに到達するまで前記第二ダウンカウンタへのクロックパルスを禁止する手段、前記ゼロ交差検知器がゼロ交差を検知する時に動作可能となり前記アップカウンタからのカウントを前記第一及び第二ダウンカウンタ内へロードし次いで前記アップカウンタをリセットする手段、を有しており、前記第一カウンタがコミュテーション遅延期間を決定し且つ前記第二カウンタがマスク期間を決定することを特徴とする多相DCモータ 40 動作回路。

【請求項5】 請求項4において、更に、前記第一ダウンカウンタが前記所定のカウントに到達することに応答して所望のコミュテーションシーケンスを実行する前に前記所望のロータ位置を決定する回路を前進させて別の所望のコミュテーションシーケンスを実行する前に別の所望のロータ位置へ前進させる回路が設けられていることを特徴とする多相DCモータ動作回路。

【請求項6】 請求項5において、更に、前記再同期信 答して、第一クロックサイクル期間中に前記第二段から 号に応答して動作可能状態となり前記期間カウントの代 50 の信号を発生させて前記再同期シーケンス信号を完成し

2

わりに前記第二ダウンカウンタ内に最小マスクカウントをロードし且つ前記第一ダウンカウンタ内に最小遅延カウントをロードする手段が設けられていることを特徴とする多相DCモータ動作回路。

【請求項7】 請求項6において、前記最小マスクカウントが約500ナノ秒と約10マイクロ秒との間のマスク時間を発生させることを特徴とする多相DCモータ動作回路。

所望のコミュテーションシーケンスを実行する回路が設 【請求項8】 請求項1において、前記所定の再同期信けられており、所定の再同期信号に応答して前記駆動コ 10 号が出力イネーブル信号であることを特徴とする多相D イルへの駆動信号を禁止し前記ロータの位置を前記所望 Cモータ動作回路。

【請求項9】 請求項1において、前記所定の再同期信号が過剰温度を表わす信号であることを特徴とする多相 DCモータ動作回路。

【請求項10】 複数個の駆動コイルと可動ロータとを 有する三相DCブラシレス且つセンサーレスモータの動 作回路において、前記駆動コイルを付勢させるためのコ ミュテーション信号シーケンスを発生させるシーケンサ 回路が設けられており、前記複数個の駆動回路のうちの どれが各コミュテーション信号シーケンスに対して付勢 されるかを決定する選択回路が設けられており、逆起電 力増幅器が設けられており、前記駆動コイルが現在のコ ミュテーション信号シーケンスにより付勢されるべきで ないことが前記選択回路により決定される場合に前記逆 起電力増幅器を前記駆動コイルへ接続させる回路が設け られており、前記現在のコミュテーション信号シーケン スにより決定される電圧方向から前記逆起電力増幅器の 出力がゼロを交差する時を検出する回路が設けられてお り、再同期信号に応答し前記駆動コイルへの駆動信号を 禁止し且つ前記可動ロータの位置を前記コミュテーショ ン信号シーケンスへ同期させる回路が設けられており、 前記ロータの位置が同期された後に前記コミュテーショ ン信号シーケンスに従って前記駆動コイルを付勢する回 路が設けられていることを特徴とする動作回路。

【請求項11】 請求項10において、前記再同期信号に応答して前記駆動コイルへの駆動信号を禁止し且つ前記可動ロータの位置を前記コミュテーション信号シーケンスへ同期させる回路が、第一段及び第二段を具備するシフトレジスタと前記シフトレジスタ内のデータをクロック動作させるべく接続されたクロックとを有しており、前記第一段及び第二段からの出力を有する前記シフトレジスタは前記同期信号が第一状態にある場合に通常のモータ動作を可能とさせ、前記シフトレジスタは、前記同期信号による状態変化に応答して前記第一段からの出力を発生して前記コイルからの駆動信号を取除き且つ前記第二段からの出力を発生して再同期シーケンスを開始させるべく接続されており、前記シフトレジスタは、更に、前記同期信号が前記第一状態へ復帰することに応答して、第一クロックサイクル期間中に前記第二段からの信号を発生させて前記可同期シーケンス信号を受けるの信号を発生させて前記可同期シーケンス信号を受けることに応答して、第一クロックサイクル期間中に前記第二段からの信号を発生させて前記可同期シーケンス信号を受けることに応答して、第一クロックサイクル期間中に前記第二段からの信号を発生させて前記を記しませている。

且つその後のクロックサイクル期間中に前記第一段から の信号を発生させて前記コイルへの駆動信号を回復させ るべく接続されていることを特徴とする動作回路。

【請求項12】 請求項11において、前記再同期信号 が出力イネーブル信号であることを特徴とする回路。

【請求項13】 請求項11において、前記再同期信号 が過剰温度を表わす信号であることを特徴とする動作回

【請求項14】 請求項11において、更に、前記コイ ルのコミュテーションの後所定時間の間、前記逆起電力 10 を受取る回路によって受取られる逆起電力が何時ゼロを 交差するかを決定する回路を禁止するマスク回路が設け られていることを特徴とする動作回路。

【請求項15】 請求項14において、前記マスク回路 が、アップカウンタ及び第一及び第二ダウンカウンタ、 前記アップカウンタ及びダウンカウンタをクロック動作 すべく接続されたクロックパルス源、前記第一ダウンカ ウンタが所定のカウントに到達するまで前記第二ダウン カウンタへのクロックパルスを禁止する手段、前記ゼロ 交差検知器がゼロ交差を検知する場合に動作可能状態と 20 なり前記アップカウンタからのカウントを前記第一及び 第二ダウンカウンタ内にロードし次いで前記アップカウ ンタをリセットする手段、を有しており、前記第一カウ ンタはゼロ交差が検知された後でコイルコミュテーショ ン前の遅延期間を決定し、且つ前記第二カウンタはコミ ュテーションノイズをマスクするためのマスク期間を決 定することを特徴とする動作回路。

【請求項16】 請求項15において、更に、前記第一 ダウンカウンタが前記所定のカウントに到達することに 応答して所望のコミュテーションシーケンスを実行する 30 ーション(整流)シーケンサを多相DCモータの回転す 前に前記所望のロータ位置を決定する回路を前進させる 回路が設けられていることを特徴とする動作回路。

【請求項17】 請求項16において、更に、前記再同 期信号に応答して動作可能状態となり前記期間カウント の代わりに前記第二ダウンカウンタ内に最小マスクカウ ントをロードし且つ前記第一ダウンカウンタ内に最小遅 延カウントをロードする手段が設けられていることを特 徴とする動作回路。

【請求項18】 請求項17において、前記最小マスク カウントが約500ナノ秒と約10マイクロ秒との間の 40 を包含する三相DCモータに関連して特定の適用例が存 マスク時間を発生することを特徴とする動作回路。

【請求項19】 複数個の駆動コイルと可動ロータとを 有する多相DCモータの動作方法において、前記ロータ の実際の瞬間的位置を決定し、所望のコミュテーション シーケンスを実行する前に所望のロータ位置を決定し、 前記ロータの実際の瞬間的位置を決定する回路が前記ロ 一夕が実際に前記所望のロータ位置にあることを検知す る場合に前記所望のコミュテーションシーケンスを実行 し、所望の再同期信号に応答して前記駆動コイルへの駆 動信号を禁止し、前記ロータの位置を前記所望のコミュ 50 ステータ巻線と4個のN-S磁極の組とをロータ上に有

テーションシーケンスに対して同期させるために再同期 ルーチンを開始させ、前記モータのロータの位置が前記 所望のコミュテーションシーケンスと同期された後に前 記コイルへ駆動信号を再度印加する、上記各ステップを 有することを特徴とする方法

【請求項20】 請求項19において、前記モータのロ ータの実際の瞬間的位置を決定するステップが、前記所 望のコミュテーションシーケンスの前に少なくとも1個 のコイルの逆起電力を受取る回路を用意し、前記逆起電 力を受取る回路によって受取られた逆起電力が何時所定 の方向からゼロを交差するかを決定することを特徴とす る方法。

【請求項21】 請求項20において、更に、前記逆起 電力が何時次にゼロを交差するかを決定するステップを 禁止するためにコイルコミュテーションの後の所定の時 間の間マスクを形成することを特徴とする方法。

【請求項22】 請求項20において、更に、前記再同 期信号に応答して、駆動信号を前記コイルへ印加した場 合にモータ動作のために必要とされるマスク時間よりも 著しく小さな時間のマスク遅延時間を確立することを特 徴とする方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、多相モータを駆動する 回路及び方法における改良に関するものであって、更に 詳細には、多相DCモータを駆動する回路における改良 に関するものであって、且つ、更に詳細には、選択され なかった即ちフローティング状態にあるロータコイルの ゼロ電圧交差情報を使用してモータドライバのコミュテ るロータに再同期させる方法及び装置に関するものであ る。

[0002]

【従来の技術】本発明は、大略、多相DCモータに関す るものであるが、それは、例えば、ハードディスクドラ イブ、CD ROMドライブ、フロッピーディスクなど を包含するコンピュータ関連の適用例において見出され るような回転するデータ媒体に対して使用されるブラシ レス及びセンサーレス(センサーなし)タイプのモータ 在している。コンピュータ適用例においては、三相のブ ラシレスでセンサーレスのDCモータは、それらの信頼 性が高く軽量であり且つ精度が高いために増々広く使用 されつつある。

【0003】このタイプのモータは、典型的に、Y形態 に接続した3個のコイルを有するステータを具備するも のとして考えることが可能であるが、実際には、多数の ステータコイルは通常多相モータ磁極と共に使用されて いる。典型的に、この様な適用例においては、12個の

する8極モータが使用され、その結果ロータの回転当り 4個の電気的サイクルが使用される。しかしながら、ス テータコイルは各々が物理的に90度ずつ離隔された4 個のコイルからなる三つの組の形態に接続された3個の Y接続型コイルの形態で解析することが可能である。動 作について説明すると、該コイルはシーケンス毎に付勢 され、その各シーケンスにおいて、Y接続されたものの うち二つのコイルを介して電流経路が確立され、残りの 3番目のコイルはフローティング状態とされる。 該シー ケンスは、電流経路が変化されるか又はコミュテート即 10 DCモータの回転するロータに対して再同期させる改良 ち整流動作されると、該電流経路を構成するコイルのう ちの一方がフローティング状態へスイッチされ、且つ前 にフローティング状態にあったコイルが電流経路内へス イッチされるように構成されている。更に、そのシーケ ンスは、フローティングコイルが電流経路内へスイッチ される場合に、その前の電流経路内に包含されていたコ イル内におけるものと同一の方向に電流が流れるように 構成されている。この様に、三相モータにおける各電気 的サイクルに対し6個のコミュテーション(整流)シー

【0004】従来、この様な多相DCモータの動作期間 中、ロータの既知の位置を維持することが重要な関心事 であることが認識されていた。このことを実現する種々 の方法が存在していた。最も広く使用されている方法 は、例えば、モータを既知の位置においてスタートさ せ、次いでロータの瞬間的な即ち現在位置に関連した情 報を発生させることであった。この様な瞬間的な位置情 報の一つの供給源がコミュテーションプロセスの一部と して開発され、且つフローティングコイルを識別し、且 つ逆起電力、即ちそれがステータにより与えられる磁界 を介して移動する場合に該コイル内に誘起される起電力 をモニタすることを包含している。

ケンスが定義されている。

【0005】フローティングコイルの電圧がゼロを交差 すると(当該技術分野においては「ゼロ交差」と呼称さ れる)、ロータの位置が既知であると仮定される。この イベントが発生すると、ロータコイルコミュテーション シーケンスが次のフェーズへインクリメントされ、且つ そのプロセスが繰返し行なわれる。ゼロ交差がロータ位 置を正確に表わしているという仮定は、もしもモータが らの同期を乱すような事象が発生しなかった場合には一 般的に成立する。しかしながら、現実的には、その様な イベントが発生しそのことがしばしば同期を喪失させる ことがあった。この様な同期の喪失は、例えば、ディス クの回転が物理的なバンプにより、又は粘着性のモータ 軸受により、又はディスク担持体における摩擦損失など によりディスクの回転が中断されることがあった。又、 この様に同期が喪失すると、それを回復することは不可 能であった。

【0006】この様な同期を喪失することの可能性は、

6

従来使用されていたモータをデリケートで且つ障害を発 生しやすいものとしており、且つこの様な同期から外れ る状態を発生することがあるようなことを回避するため に始動アルゴリズム及び稼動条件が精密に制御されるこ とを確保するために多大な注意を払うことが必要であっ た。

[0007]

【発明が解決しようとする課題】従って、本発明の目的 とするところは、モータドライバ回路の駆動信号を多相 した装置及び方法を提供することである。

【0008】本発明の別の目的とするところは、三相D Cモータ、特に例えばハードディスクドライブ、CDR OMドライブ、フロッピーディスクなどを包含するコン ピュータ関連適用例において見出されるようなデータ媒 体を回転するために使用されるブラシレス、センサーレ スタイプの三相DCモータを駆動するために有用な改良 した装置及び方法を提供することである。

【0009】本発明の更に別の目的とするところは、ロ 20 一夕の位置の検知における不明確性を取除くためにゼロ 交差の方向を表わす情報に関連してフローティングコイ ルの電圧のゼロ交差を使用する改良した装置及び方法を 提供することである。

【0010】本発明の更に別の目的とするところは、ロ ータ位置がロータコミュテーション回路のシーケンサと の同期がずれた場合の条件から回復することを可能とす る改良した装置及び方法を提供することである。

【0011】本発明の更に別の目的とするところは、ロ ータの位置の検知においてコミュテーション及びスイッ チングノイズが誤ったゼロ交差を発生することを防止す る手段を与える改良した装置及び方法を提供することで ある。

[0012]

【課題を解決するための手段】本発明の好適実施形態に よれば、回転ロータと複数個のY型接続したステータコ イルとを有するタイプの多相DCモータ動作回路が提供 され、該動作回路は、ロータの実際の瞬間的位置を決定 する回路と、所望のコミュテーション(整流)シーケン スを実行する前に所望のロータ位置を決定する回路とを 適切に機能しており、且つそのそれの既知の開始位置か 40 有している。ロータの実際の瞬間的位置を決定する回路 がロータが実際にその所望のロータ位置にあることを検 知する場合に所望のコミュテーションシーケンスを実行 する回路が設けられており、且つ所定の再同期信号に応 答して、駆動コイルへの駆動信号を禁止し、所望のコミ ュテーションシーケンスに対しロータの位置を同期させ るために再同期ルーチンを開始させ、且つモータのロー 夕の位置が所望のコミュテーションシーケンスと同期さ れた後に再度駆動信号を該コイルへ印加する回路が設け られている。

【0013】モータのロータの実際の瞬間的位置を決定

する回路は、所望のコミュテーションシーケンスの前に 少なくとも 1 個のコイルの逆起電力を受取る回路を有す ると共に、逆起電力を受取る回路により受取られた逆起 電力が何時所定の方向からゼロを交差するかを決定する 回路を有している。逆起電力が所定の方向からゼロをク ロスした後に、コミュテーション即ち整流を開始させ、 且つ、更に、マスク回路をイネーブルさせて逆起電力回 路が前記コミュテーションの後所定の時間に亘り逆起電 力を受取る回路により受取られた逆起電力が何時ゼロを 交差するかを決定することを禁止させるための遅延を測 10

定する回路が設けられている。

【0014】該遅延・マスク回路は、アップカウンタ及 び第一及び第二ダウンカウンタ、該アップカウンタ及び ダウンカウンタをクロック動作すべく接続されたクロッ クパルス源、第一ダウンカウンタが所定のカウントに到 達するまで第二ダウンカウンタへのクロックパルスを禁 止する手段、及びゼロ交差検知器がゼロ交差を検知する と動作状態となりアップカウンタからカウントを第一及 び第二カウンタヘロードし次いでアップカウンタをリセ ットする手段を有している。第一カウンタはコミュテー 20 ション即ち整流前の遅延期間を決定し、且つ第二カウン タはノイズマスク期間を決定する。

【0015】出力イネーブル信号とすることが可能な 「再同期」信号、過剰温度を表わす信号、モータ又はド ライバ回路の異常な動作状態を表わすその他の任意の信 号などに応答して、通常の動作条件下においてロードさ れる期間カウントの代わりに、第二ダウンカウンタ内に 最小マスクカウントがロードされ、且つ第一ダウンカウ ンタ内に最小遅延カウントがロードされる。この最小マ スクカウントは約500ナノ秒と約10マイクロ秒との 30 る。 間のマスク時間を発生する。

【0016】本発明の更に別の広義の側面によれば、回 転ロータと複数個の駆動コイルとを有する多相DCモー 夕の動作方法が提供される。本方法は、ロータの実際の 瞬間的位置を決定するステップと、所望のコミュテーシ ョンシーケンスを実行する前に所望のロータ位置を決定 するステップと、ロータが実際に所望のロータ位置にあ ることをロータの実際の瞬間的位置を決定する回路が検 知する場合に所望のコミュテーションシーケンスを実行 するステップを有している。所定の再同期信号に応答し 40 て、駆動コイルへの駆動信号が禁止され、且つロータ位 置を所望のコミュテーションシーケンスに対して同期さ せるための再同期ルーチンが開始される。モータのロー 夕位置が所望のコミュテーションシーケンスと同期され た後に、駆動信号が再度該コイルへ印加される。

【0017】モータのロータの実際の瞬間的位置を決定 するステップは、所望のコミュテーションシーケンス前 に少なくとも1個のコイルの逆起電力を受取る回路を用 意し、且つ逆起電力を受取る回路により受取られた逆起

8

ことにより実施される。逆起電力がゼロ交差した後所定 の時間に亘り遅延が与えられ、その後にコミュテーショ ン即ち整流動作が実施される。コミュテーションが行な われると、次に逆起電力が何時ゼロを交差するかを決定 するステップを禁止するためのマスクが与えられる。再 同期信号に応答して、マスク遅延時間が確立され、それ は駆動信号がコイルへ印加される場合の通常のモータ動 作の場合に必要とされるマスク時間よりも著しく短いも のである。

[0018]

【実施例】本発明の好適実施例に基づく装置及び方法を 組込むことの可能なモータコントローラ10の電気的概 略図の一部を図1に示してある。このモータコントロー ラはディスクリート即ち個別的なコンポーネントから構 成することが可能であるが、好適には、モータコントロ ーラ10は例えばコンピュータのハードディスクドライ ブ、CDROMドライブ、フロッピーディスクドライブ などのシステムにおける磁気ディスク又はその他のディ スクを回転させるために使用する三相DCブラシレスス ピンドルモータのステータコイルへ接続すべく適合され た単一の半導体チップ上に組込む。この様な三相モータ は、好適には、Y型接続したステータ巻線を有するもの であるが、この様なY型形態の巻線接続は必ずしも必要 なものではない。従って、これらの巻線は、以下に詳細 に説明する如く、出力端子OUT A、OUT B、O UT C、CTR TAPへ接続させることが可能であ る。注意すべきことであるが、本発明の好適実施例を特 に三相モータに関して説明するが、本発明の原理は一般 的に多相モータに等しく適用することが可能なものであ

【0019】駆動電圧が図2に関して以下に説明する如 く構成することが可能な電力段11により出力端子OU T A、OUT B、OUT Cへ供給される。パワー 段11はシーケンス動作されて図4に関して以下に説明 するシーケンサ回路13により出力端子OUT A、O UT B、OUT Cへシーケンシャル制御出力信号を 供給し、且つ信号インターフェース回路12がシーケン サ回路13からの出力信号を電力段11へ供給し、且つ 例えば制動及びその他のイネーブル機能などのその他の 機能をイネーブルさせる。シーケンサ13は、更に、本 コントローラ回路のその他の回路へ駆動信号を供給し て、回路10により駆動されるモータの回転の種々の側 面を制御する。

【0020】出力端子OUT A、OUT B、OUT Cは、更に、スイッチ可能に逆起電力センスアンプ1 4へ接続され、尚該センスアンプの詳細については以下 に図5を参照して説明する。この逆起電力センスアンプ 14は以下に図5を参照して説明するゼロ交差検知器回 路16へ信号を供給し、それは以下に図7を参照して説 電力が何時所定の方向からゼロを交差するかを決定する 50 明するデジタル遅延回路17へ入力信号を供給する。デ

ジタル遅延回路17の出力は以下に詳細に説明する態様 でシーケンサ13の動作を制御する。モータコントロー ラ回路10は、システムクロック回路23、フェーズロ ックループ (PLL) 周波数/位相検知器回路24を有 しており、且つ例えばモータのパルス幅変調動作をサポ ートする回路、停止した条件からモータを始動すること を容易とさせるための「アライン・アンド・ゴー(al ign and go)」始動回路、外部マイクロプロ セサ(不図示)によりモータコントローラ回路の制御を 容易とさせるためのポート制御論理及び関連するシフト 10 レジスタ回路などの種々のその他の回路(不図示)を有 することが可能である。

9

【0021】モータコントロール回路10の電力段11 は図2に示した如く通常トリプル-1/2-H-ブリッ ジと呼称される従来のHブリッジ30である。又、Y接 続型ステータ巻線32,33,34を、モータコントロ ール回路10の電力段11により供給される駆動電流を スイッチ可能に受取るべく接続した状態で図2に示して ある。三つの直列電流経路37、38、39がライン4 0 へ印加される供給電圧とライン4 2 上の基準電圧との 20 フローティング状態であり、且つスイッチングの後に、 間に与えられる。各電流経路は、それぞれ、二つのスイ ッチングトランジスタ44及び45、44′及び4 5′、44″及び45″を有している。トランジスタ4 4, 44', 44", 45, 45', 45" は公知のパ ワースイッチFETとすることが可能であり、又は所望 によりその他のスイッチ装置とすることが可能である。 ライン42は外部検知抵抗49(外部的には、図1に示 した如く、端子R SENSEへ接続されている)へ接 続されており、該検知抵抗49は接地接続されている。

【0022】ステータコイル32,33,34の各々の*30

*一端は共通のセンタータップ36において共通接続され ており、それらの他方の端部はスイッチングトランジス タ44-45、44'-45'、44"-45"のそれ ぞれの対の間のそれぞれのノードOUT A、OUT B、OUT Cへ接続されている。スイッチングトラン ジスタ44, 45, 44', 45', 44", 45"の 各々は図示した如くその電流経路と並列接続されたフラ イバックダイオード47, 48;47', 48';4 7", 48"を有している。

【0023】動作について説明すると、付勢フェーズ期 間中、一つのノード(例えば、ノードA)が上側のスイ ッチ44の一つにより高状態へ駆動される。一つのノー ド(例えば、ノードB)が下側のスイッチ45'の一つ により低状態へ駆動され、且つ残りのノード(例えば、 ノードC) は両方のスイッチ44″ 及び45″ がオフで フローティング状態とされる。このことは、通常、「A Bフェーズ」と呼称される。次いで、該コイルが、各コ ミュテーションフェーズにおいて、電流が常に三つのコ イルのうちの二つにおいて流れ、且つ3番目のコイルが 電流が継続して流れ且つ前のフェーズにおいて電流が流 れていた二つのコイルのうちの一つにおいて同一の方向 に流れるような態様でシーケンス回路13により決定さ れるコミュテーションシーケンスにおいてスイッチ動作 される。更に詳細に説明すると、図3に示した如く、三 相モータにおいては、実際には6個の動作上のフェーズ が存在している。電流は以下の表Aに示した如くこれら の6個のフェーズのうちの各々において流れる。

[0024]

表Α

		24.2	
フェーズ	電流が流れる元	電流の流れる先	フローティングコイル
1	A	В	С
2	A	C	В
3	В	C	A
4	В	A	C
5	C	A	В
6	C	В	Α

各フェーズに対する電流のスイッチングを行なうための 電力段11のドライバトランジスタのスイッチング動作 40 は、図4に示した如く、シーケンサ回路13により達成 され、それは上側ドライバ出力端52及び下側ドライバ 出力端53へ信号を供給し、表Aに示した如きスイッチ ングシーケンスを実行する。上側及び下側のドライバ出 力端52及び53は図2に示した上側及び下側のドライ バ入力ラインへ接続されている。シフトレジスタ55は 特定の時間に活性化される特定の上側及び下側出力ライ ンを決定する。この決定を行なうために、適宜のシーケ ンスをシフトレジスタ55内にロードし、且つシーケン シャルにシフトレジスタ55の種々のデータ位置を介し *50* タをターンオンさせる。

てシフト動作させることが可能である。例えば、表Aの コミュテーションシーケンスを発生する図示した実施例 における一つのデータシーケンスは「110000」で ある場合があり、それは連続してクロック動作されて出 カ端Q1 -Q6 に表われる。シフトレジスタ55は、図 7に関して以下に詳細に説明する遅延カウンタ112に より発生されるクロック信号によってシフトレジスタ5 5内へ導入されるシステムクロックによりクロック動作 される。従って、シフトレジスタ55は動作してその出 カ端Q1 -Q6 の一つに高状態を提供し、表Aに示した シーケンスに従って対応する上側及び下側のトランジス

【0025】シーケンス回路13のその他の回路はシフ トレジスタ55をリセットすべく動作するリセットライ ン59を有している。出力端 $Q_1 - Q_6$ は、更に、ライ ン66を介して以下に説明する図6のゼロ電圧交差論理 制御回路へ接続されている。所望により、モータ制御回 路10の他の箇所において発生される制動信号及び/又 は過剰温度表示信号をライン67を介して論理回路63 へ印加し、この様な制動信号及び/又は過剰温度条件が 存在する場合に上側及び下側ドライバ出力ライン52及 び53上のモータへの出力を阻止することが可能であ 10 る。制動信号はソフトウエアで発生させるか又は外部信 号とすることが可能であり、それは全ての下側のドライ バをターンオンし且つ全ての上側のドライバをターンオ フさせるために印加される。同時に、コイル32,3 3,34における磁界により発生される渦電流がモータ を制動するようにコイル32、33、34の全てが共通 的に短絡される。

【0026】従来のコミュテーション技術と異なり、コ イル32,33,34の間でのコミュテーション即ち整 流動作は、ロータの所望の位置を表わす回路情報に関連 20 してモータのロータの特定の位置を表わす情報に応答し て行なわれる。より詳細に説明すると、表Aの次の駆動 シーケンスを印加するコミュテーションは、対応するコ イルが特定の回転位置に到達すること及びコミュテーシ ョンが発生すべき場合にモータがどの位置にあるべきで あるかを表わすシーケンサ情報との相関に応答して決定 される。ロータの精密な回転位置の決定は、各非駆動即 ちフローティング状態にあるコイルにおいてのゼロ交差 電圧をモニタすることにより連続的に決定される。より 詳細に説明すると、ロータのコミュテーションシーケン 30 ス期間中にコイル32,33,34がスイッチ動作され ると、フローティングコイルの電圧は図5に示した逆起 電力増幅器回路14によりモニタされる。

おけるモータドライバ出力端OUTA、OUT B、O UT Cへそれぞれ接続されたスイッチ81,82,8 3を有しており、出力OUT A、OUT B、OUT Cのうちの選択した一つを比較器85の非反転入力端 へ印加する。比較器85へ印加されるモータドライバ出 コイル32、33、34のうちでフローティング状態と なるべきことが予定されているものに対応する(現実に フローティングしているコイルではない)。本明細書に おいては、「フローティング」という用語をその瞬間的 な電流経路内に存在することのないコイルを表わすもの として使用するが、該コイルは実際的に「フロート」す るものではなく、トライステートインピーダンスへ接続 されるものである。スイッチ81、82、83は以下に 説明する図6の回路により動作され、ちょうど上に説明 した如く、フローティング状態となるべきことが予定さ 50

【0027】逆起電力増幅器回路14は、図2の回路に

れたコイルのスイッチング動作を行なう。

【0028】ロータのセンタータップ接続部36(図2 参照) は比較器85の反転入力端へ接続されており、従 って選択したフローティングコイル上の電圧がセンター タップ電圧よりも大きい場合には、該比較器は選択した フローティングコイル上の電圧のゼロ電圧交差を表わす 出力を発生する。(比較器85の入力端へ印加される電 圧はいわゆるコイルの「逆起電力」であり、その電圧は モータのステータにより発生されるモータ内の磁界を介 して移動する場合に選択したコイル内に発生される電圧 である。)比較器85は、ヒステリシスを有するように 構成されている。なぜならば、ゼロ交差電圧を超える電 圧の発生は比較器85の出力信号が有用なものであるこ とを可能とするのに十分に長い時間継続して存在しない 場合があるからである。

【0029】更に図5を参照すると、比較器85からの 出力は伝達ゲート89を介してシフトレジスタ88へ供 給される。マスクカウンタ111(図7参照)により発 生されるマスク信号は伝達ゲート89のイネーブル入力 端へ印加され、従って比較器85からの出力はシーケン サ回路13のフェーズコミュテーションに続くマスク期 間の期間中、シフトレジスタ88へ印加されることが禁 止される。しかしながら、比較器85からの出力信号が 伝達ゲート89を通過することがイネーブルされると、 それはシフトレジスタ88を構成する4個のD型フリッ プフロップ90, 91, 92, 93の最初のもののD入 力端へ印加される。

【0030】フリップフロップ90,91,92,93 の種々の出力端はNANDゲート96, 97, 98, 9 9を有する出力論理回路95へ供給される。フリップフ ロップ90,91,92,93の各々は、例えばシステ ムクロックからのクロック入力を受取り、且つ各々が反 転Q出力及び非反転Q出力を発生する。フリップフロッ プ90,91,92のQ出力はそれぞれの次の段のフリ ップフロップのD入力端へ印加され、且つ最後の段のフ リップフロップ93のQ出力端は出力論理回路95のN ANDゲート98へ接続されている。

【0031】フリップフロップ90及び92のQ出力端 は上側のNANDゲート96及び97の入力端へそれぞ カOUT A、OUT B、OUT Cの特定の一つが 40 れ接続されており、一方フリップフロップ91及び93 のQ出力端はそれぞれ下側のNANDゲート99及び9 8の入力端へ接続されている。一方、フリップフロップ 90及び92の反転Q出力端は下側のNANDゲート9 9及び98の入力端へそれぞれ接続されており、一方フ リップフロップ91及び93の反転Q出力端はそれぞれ 上側のNANDゲート96及び97の入力端へ接続され ている。

> 【0032】又、予定される負から正へ移行するゼロ交 差勾配に対応する予定勾配ライン100はNANDゲー ト96及び97の入力端へ接続されており、且つ予定さ

れた正から負へ移行するゼロ交差勾配に対応する予定勾 配ライン101はNANDゲート98及び99の入力端 へ接続されている。予定されたゼロ交差の方向を表わす ライン100及び101上の信号は凶6の回路において 発生されるフェーズ情報から発生され、それは、図4の シーケンサ回路におけるシフトレジスタ55の出力端か ら派生される。

【0033】最後に、論理回路95からの出力は出力N ANDゲート102及び103へ供給され、該ゲートの 出力は特定したフローティングコイルの実際のゼロ交差 10 の検知に応答して発生され、該ゼロ交差は特定した予定 した方向における遷移、即ち負から正へ移行するゼロ交 差遷移か又は正から負へ移行するゼロ交差遷移の何れか を有している。

【0034】出力NANDゲート102及び103への 接続は、上側のNANDゲート96及び下側のNAND ゲート99の出力端が出力NANDゲート103の入力 端へ接続され、且つ上側のNANDゲート97の出力端 及び下側のNANDゲート98の出力端が出力NAND ゲート102の入力端へ接続されて確立されている。正 20 の勾配のゼロ交差が予定される場合に信号が発生するラ イン101は上側のNANDゲート96及び97の入力 端へ接続されており、且つ負の勾配のゼロ交差が予定さ れる場合に信号が発生するライン100が下側のNAN Dゲート98及び99の入力端へ接続されている。従っ て、上側のNANDゲート96及び97は、予定される 正の勾配のゼロ交差の実際の発生に応答し、且つ下側の NANDゲート98及び99は予定される負の勾配のゼ 口交差の実際の発生に応答する。正及び負の検知経路の した接続のために、出力NANDゲート102及び10 3からの出力は、それぞれ、曲線109及び108によ り図5aに示した如く、時間に関して離隔した二つのパ ルスであり、尚それらの曲線は正から負へのゼロ交差1 06又は負から正へのゼロ交差107の何れかから発生 する。従って、NANDゲート103の出力端において 発生されるパルスは、1クロックサイクルだけ、NAN Dゲート102の出力端において発生されるパルスに先 行する。NANDゲート103の出力は、フェーズコミ ュテーション即ち位相整流の後の所要のマスク及び遅延 40 ップカウンタ110はリセットされた後にカウントを開 時間を測定するカウンタへ「ロード」信号を供給するた めに使用され、且つNANDゲート102の出力は、期 間カウンタへ「リセット」信号を供給するために使用さ れる。

【0035】ライン100及び101上の正及び負の勾 配を表わす信号のみならずスイッチ81,82,83用 のスイッチング信号を発生する回路を図6に示してあ り、次に、それについて説明する。図6の回路は、図4 におけるシーケンサシフトレジスタ55からの出力から ライン66上に内部フェーズデータを派生させる。ライ *50* に到達した場合にライン120上に出力を発生する。以

14

ン66は、それぞれ、左側から右側へかけて、上側及び 下側ドライブトランジスタA、上側及び下側ドライブト ランジスタB、上側及び下側ドライブトランジスタCへ の信号を表わす情報を有している(凶2参照)。従っ て、出力信号SAは、OUT Aにおけるコイルがフロ ーティング状態となるべきことが予定されることを表わ しており、SBはOUT Bにおけるコイルがフローテ ィング状態となるべきことが予定されることを表わして おり、且つ出力信号SCはOUT Cにおけるコイルが フローティング状態となるべきことが予定されることを 表わしている。ライン101及び100上の信号は、同 様に、フローティングコイル(即ち、瞬間的にどちらが フローティング状態にあろうとも) が負又は正の方向か ら逆起電力ゼロ交差を経験することが予定されるか否か を表わす。

【0036】逆起電力増幅器14及び論理回路95が選 択されたフローティングコイルのゼロ交差を適切に検知 することを助けるために、種々の回路要素の動作におい て発生されるノイズ、特にスイッチングの後暫くの間リ ング動作する傾向があるコイルのコミュテーションによ り発生されるノイズ及びシーケンサ回路内で発生される ノイズをマスクすることが必要であることが判明した。 このマスク機能及び本発明の回路の動作方法によりイネ ーブルされるその他の回路機能を達成するために、図7 の遅延・マスク回路105が設けられている。この遅延 ・マスク回路105はアップカウンタ110と、3個の ダウンカウンタ111, 112, 113とを有してい る。アップカウンタ110は、期間カウンタとして作用 し、図5を参照して上述したゼロ交差回路により検知さ 各々に対する四段シフトレジスタ88における段構成と *30* れる選択されたフローティングコイルの実際のゼロ交差 の間の時間に対応してその出力端上にデジタルカウント を供給する。

> 【0037】アップカウンタ110はシステムクロック 周波数を所望の周波数へ分割するクロック周波数分割器 120からクロック信号入力を受取り、その選択された 周波数はシステムの分解能を決定する。アップカウンタ 110は所望のゼロ交差の実際の発生が検知された後 に、図5の回路内のNANDゲート102により発生さ **れるリセットパルスによりリセットされる。従って、ア** 始し、且つ再度次の実際のゼロ交差の検知によりリセッ トされるまでカウントを継続する。

> 【0038】アップカウンタ110の出力は種々のマス ク、遅延及び制御機能を行なうダウンカウンタ111. 112,113の各々の入力端へ供給される。ダウンカ ウンタ111は、図4に示したシーケンサ回路13のノ イズ及びコミュテーション即ち整流動作に応答してコイ ル32、33、34により発生されるノイズをマスクす る機能を有するマスクを決定し、所望のマスクカウント

(9)

後、ダウンカウンタ111をマスクカウンタ111と呼 称する。例えば、ライン120上のマスクカウンタ出力 信号は、図5におけるゼロ交差検知器における伝達ゲー ト89をイネーブルさせるために使用することが可能で あり、従ってマスク期間の経過の後ゼロ交差が検知され ることはない。マスクカウンタ111はライン121か ら「LOAD (ロード)」信号を受取り、その「LOA D」信号はNANDゲート102の出力端上にRESE T(リセット)パルスが発生する直前に、図5に示した NANDゲート103の出力により発生される。

15

【0039】更に、マスクカウンタ111は周波数分割 器123からクロック信号を受取る。所望により、ドラ イバ回路10が使用される特定の適用例に対してマスク カウントの分解能を選択することを可能とするために、 周波数分割器123の除数を制御することを可能とする ために多数の選択端子124を設けることが可能であ る。

【0040】従って、動作について説明すると、選択さ れたフローティングコイルの実際のゼロ交差が図5の回 路により検知されると、アップカウンタ110内に存在 20 するカウントがマスクカウンタ111内にロードされ る。アップカウンタ110はリセットされて新たな期間 カウントを開始し、それは次のゼロ交差が発生するまで 継続し、その発生した時に、新たなカウントがマスクカ ウンタ111内にロードされ、アップカウンタ110が リセットされ、且つそのプロセスが繰返し行なわれる。 従って、理解される如く、マスクカウンタ111により 決定される実際のマスク時間は、モータの回転速度に依 存して変化するものである。(しかしながら、回転角度 ウンカウンタ112は、コイルが次のフェーズへスイッ チされ即ちコミュテーション (整流動作) される前に、 ゼロ交差を検知した後の遅延に対応する時間をカウント すべく作用する。ダウンカウンタ112は、以後、遅延 カウンタ112と呼称する。遅延カウンタ112は周波 数分割器126から分割されたクロック周波数を受取 り、該周波数分割器の除数は、適宜の信号を選択ライン 127の一つへ印加することにより選択することが可能 である。ロード機能及びカウント機能の動作は、基本的 には、上述したマスクカウンタ111の動作と同一であ 40 る。しかしながら、注意すべきことであるが、ライン1 22上の出力により表わされる遅延カウンタ112によ って計算された時間は、マスクカウンタ111により計 算された時間よりも実質的に長いものである。

【0041】ライン122上の遅延カウンタ112の反 転出力が、NANDゲート141によりマスクカウンタ 111のクロック入力端へ印加され、尚該ゲートに対し ては、周波数分割器123からのクロックパルスも印加 される。従って、ライン122上の信号は、遅延カウン 9112による遅延カウントの完了の後まで、マスクカ50の全てに対して、NANDゲート133,134,13

ウンタ111へのクロックパルスの印加を禁止する。マ スクカウンタ111及び遅延カウンタ112のカウント は、シーケンシャル即ち逐次的なものであって、マスク カウンタ111のマスクカウントは遅延カウンタ112 の遅延カウントの完了の後に続く。

【0042】図7のマスク回路105はフローティング ロータコイルの予測されたものではなく実際のゼロ交差 信号に基づいて動作するので、それは従来不可能であっ た多くのモータ制御機能を行なうことを可能としてい 10 る。例えば、ロータのコミュテーション即ち整流動作 を、予定されたフローティングコイルの実際のゼロ交差 が発生した後に計算される遅延に基づくものとすること が可能である。従って、例えば、出力ライン122上の 遅延カウンタ112の出力を使用してコイルのコミュテ ーション即ち整流動作を開始させることが可能である。 従って、マスクカウンタ111もそのカウントを開始さ せるためには遅延カウンタの出力信号に依存するもので あるから、シーケンサ回路13及びコイルにより発生さ れるスイッチング過渡的状態からのスイッチングノイズ をマスクすることが可能であり、従ってスイッチングノ イズにより発生される偶発的なゼロ交差は選択されたフ ローティングコイルの実際のゼロ交差として解釈される ことはない。

【0043】更に、その他のモータ制御機能を容易に達 成することが可能である。例えば、例えば上述したダウ ンカウンタ113の如き付加的なダウンカウンタが、例 えば速度低下決定などの有用な機能を与えることが可能 である。ダウンカウンタ113は、以後、スローダウン (速度低下) カウンタ113と呼称する。スローダウン の値の百分率は一定のままである。) 同様の態様で、ダ 30 カウンタ113は、マスクカウンタ111及び遅延カウ ンタ112と同一の態様で動作し、周波数分割器128 によるシステムクロック周波数からの周波数分割された クロック信号を受取る。所望により、選択入力ライン1 29を設けて、周波数分割器を特定のモータドライバ適 用例に対して選択することが可能であるようにすること が可能である。ダウンカウントがコミュテーション即ち 整流動作されるフローティングコイルの実際のゼロ交差 の間の時間よりも長いようにスローダウンカウンタ11 3へ印加されるクロック周波数を適切に選択することに より、ライン130上の出力信号が状態を変化して、ス ローダウンカウンタ113がそのカウントを完了したこ とを表わす場合には、その信号をモータがスローダウン 即ち速度低下していることを表わすものとして使用する ことが可能である。即ち、出力ライン130上に信号が 表われると、それは、カウントされた期間が該カウンタ 内にロードされた前の期間よりも長いことを表わしてお り、そのことはモータがスローダウン即ち速度低下した ことを表わしている。

【0044】カウンタ110,111,112,113

5. 136 が設けられており、それらのゲートに対し て、それぞれのカウンタの出力が結合されて出力を供給 し、その出力はNANDゲート140, 141, 14 2,143によりそれぞれのクロック信号と結合され る。従って、カウンタ110,111,112又は11 3の何れかのカウントは、その最大のアップカウント又 はダウンカウントに到達することが許容されるに過ぎ ず、且つそのカウントは停止され、従って該カウンタは リサイクルして新たなカウントを開始することはない。

ェーズシーケンサと非同期状態となっている場合のある 回転モータと再同期することを可能とするために、最小 マスクカウントを与える回路147及びマスクカウンタ 111及び遅延カウンタ112へ最小遅延カウントを与 える回路148が設けられている。更に、マスクカウン タ111及び遅延カウンタ112は、図9を参照して以 下に説明する再同期回路210から発生されるライン2 15上の「resync」信号を受取る。マスクカウン タ111及び遅延カウンタ112は、ライン215上に resync (再同期) 信号が存在する場合に動作し 20 て、最小マスクカウント回路147内に存在する最小マ スクカウント及び最小遅延カウント回路148内に存在 する最小遅延カウントを、それぞれ、遅延回路17の通 常の動作と対照的に、期間カウンタ110の内容の代わ りに、マスクカウンタ111及び遅延カウンタ112内 ヘロードさせる。

【0046】次に、図8に示した如く、回路の種々の部 分において発生される波形を参照して回路10の動作に ついて説明する。各コイルに対する回転角度インデック ス曲線160が基準のためにこれらの波形の上部に示し 30 てある。各正弦波形は、コイル32-A、コイル33-B、コイル34-Cの各コイルが接続されるノードに対 応して記号が付けられている。回転角度曲線160の下 側には、特定した回転位置において発生する対応するコ ミュテーションシーケンスが示されている。

【0047】次の三つの曲線164,165,166 は、それぞれ駆動されるコイルA、B、Cの電圧を示し ている。理解される如く、図8の曲線の底部において示 した一つの電気サイクルに対して、各コイルは、それが 正電圧を有する二つのシーケンスと、それが負の電圧を 40 せる。 有する二つのシーケンスと、それがフロート状態となる 二つのシーケンスとを有している。例えば、コイルA上 の電圧を表わす曲線を参照すると、コイルAからコイル Bへ及びコイルAからコイルCへそれぞれ電流が流れる シーケンス1及び2の最初の二つの電圧170及び17 1 は正である。シーケンス 3 においてコイル A がフロー トする期間中は、電圧173は正から負へ変化する。電 流が、それぞれ、コイルBからコイルAへ、及びコイル CからコイルAへ流れる期間中であるシーケンス4及び

に、コイルAが再度シーケンス6期間中にフロート状態 となると、電圧176は負から正へ変化する。他のコイ ルB及びCは、同様の電圧曲線を有しており、各々は互 いに120度変位されている。

【0048】理解される如く、各コイルは一つの電気サ イクル期間中に2度フロート状態となり、且つ二つのゼ 口交差を有している。しかしながら、一方のゼロ交差は 正から負への負の勾配を有しており、且つ他方のゼロ交 差は負から正への正の勾配を有している。従って、交差 【0045】図7の回路が上に図4に関して説明したフ 10 の方向を考慮することなしに、ゼロ交差に基づいてのみ ロータ位置を決定せんとする場合には不明確性が存在す る。(これは、従来のモータドライバシステムの欠点の 一つであった。)従って、例えば、コイルAの電圧が、 曲線173で示されるように正から負へ遷移する場合に は、ゼロ交差180は凶5に示されるゼロ交差回路80 により検知される。更に、このゼロ交差の方向も図5に 示される勾配検知回路95により検知される。ゼロ交差 が検知されると、シーケンスがインクリメントされ、コ イルをコミュテーション即ち整流動作させ、図7のマス ク回路105をリセットし且つ再ロードさせる。次い で、ゼロ交差検知器が次のフローティングコイル(この 場合にはコイルC)のゼロ交差を捜し求め、そのゼロ交 差は、図8における曲線182から理解される如く、負 から正への遷移である。そのゼロ交差が検知され且つコ ミュテーションが行なわれた後に、曲線183により示 されるフローティングコイルBの正から負へのゼロ交差 が捜し求められ、更に同様の動作が行なわれる。

> 【0049】要約すると、コミュテーションシーケンス は以下の如くである。シーケンサ回路が所望のロータフ ェーズを確立し、且つゼロ交差検知器が適切なゼロ交差 を見付け出すことによりその発生を検知する。ゼロ交差 が検知されると、最初に、遅延カウンタ112により遅 延マスクが発生され、次いでロータコイルがコミュテー ション即ち整流動作され、且つ第二マスクがマスクカウ ンタ111により発生される。正しいフローティングコ イルは、シフトレジスタ55の出力信号から発生される フェーズ情報により決定され、且つそのフェーズ情報 は、適切なスイッチ81、82又は83を閉成させるこ とにより、適切なコイルを逆起電力増幅器85へ接続さ

> 【0050】ゼロ交差と次のフェーズへのインクリメン ト動作との間に遅延を発生させることにより、トルクリ ップルを最適化させることが可能であり、その際にロー 夕の慣性を利用することが可能である。

【0051】理解される如く、プロセス全体に亘り、二 つの要素が存在している。即ち、(1)予測されるゼロ 交差が最初に確立され、且つ(2)検知される実際のゼ 口交差は前に確立された予測されたゼロ交差に対応して いる。実際のゼロ交差が検知されない場合には、実際に 5の次の二つの電圧174及び175は負である。最後 50 ゼロ交差が検知されるまでコミュテーション即ち整流動

作が発生することはない。従って、シーケンサ13は、 モータへの駆動信号が取除かれた場合であっても、常に 実際のモータ位置に同期されている。例えば、ドライバ 回路10が過剰温度警告信号を有している場合には、過 剰温度条件が補正されるまで、モータへの駆動信号を阻 止する回路を設けることが可能である。駆動信号が阻止 されると、勿論、モータはスローダウンするが、シーケ ンサはモータ回転に同期された状態を維持し、従って、 過剰温度条件が補正された場合には、複雑な再同期技術 を必要とすることなしにモータを動作速度へ戻すために 10 直ぐさま駆動を再印加することが可能である。同じこと がその他のイベントについてもいえ、その様なイベント は、そうでない場合には、モータのシーケンサとの同期 を喪失させることとなり、例えば、モータにより駆動さ れるディスクに対するバンプ即ち衝突などのイベントが ある。

【0052】最後に、図7のマスク回路のライン120 上に発生されるマスク信号190を図8の底部曲線に示 してある。このマスク曲線は、遅延カウンタ112及び マスクカウンタ111のそれぞれのマスク時間に対応し 20 て二つの部分、例えば191及び192を有している。 【0053】上述した如く、実際にモータを制動するこ となしに、モータのロータに対するドライブ即ち駆動を 除去することが所望される種々の条件が存在している。 例えば、モータドライバは、関連するマイクロプロセサ 又はその他の外部供給源からイネーブル信号を受取る場 合がある。又、例えばドライバチップの過剰温度、ロー タとフェーズシーケンサの同期を乱すイベントの発生、 又はその他の同様の異常な条件などの異常な動作を表わ す種々の内部的に発生された信号が提供される場合があ 30 る。この様な条件が発生する場合には、ロータの同期器 との同期が喪失され、従って、複雑な再開始及び/又は 再同期アルゴリズムを使用せねばならなくなる。

【0054】本発明の好適実施例によれば、容易に同期 を回復する回路が設けられ、回路210の一部が図9に 示されている。図9に示した如く、回路210は、各々 が、例えば、システムクロックによりクロック動作され る二つのフリップフロップ212及び213を有するシ フトレジスタを有している。フリップフロップ212及 び213は、S入力端上の信号が低状態である場合に、 クロックパルスの後に、反転Q出力端においてD入力端 上のデータの補元を発生するタイプのものである。しか しながら、S入力が高状態である場合には、反転Q出力 端上の出力は低状態である。従って、通常、出力イネー ブル反転信号及び異常条件を表わす信号は低状態であ り、従って、NANDゲート214からの出力は通常高 状態である。従って、通常、フリップフロップ212及 び213の反転Q出力は低状態である。一方、異常動作 条件のうちの何れかが発生するか、又は出力イネーブル 信号が取除かれると、フリップフロップ212及び21 50 知されるフェーズ情報は、いまだに、上述した態様で、

3は状態を変化し、高信号をそれらの反転Q出力端へ印 加し、フリップフロップ212からのライン215上の 出力は、再同期ルーチンが直ぐに実行されることを要求 し、且つフリップフロップ212からのライン68上の 出力は、モータのコイルがトライステート状態となるこ とを要求する。

【0055】出力イネーブル信号が回復されるか、又は 異常条件が取除かれると、フリップフロップ212のD 入力端へ印加される低状態は、二つのクロックサイクル で回路210を介してクロック動作され、即ち最初に、 再同期信号を除去して通常の回路動作を回復することを 開始し、次いでトライステート信号を除去して、モータ のコイルに対して通常のドライブ(駆動)を再印加する ことを許容する。

【0056】回路210の再同期信号及びトライステー ト信号に応答する本回路の動作を、図10の状態線図を 参照して説明する。再同期ルーチンを実行させる信号が 発生すると、第一状態200にエンタし、且つ、ループ 201で示した如く、第一状態200は、再同期をエン 夕させる条件がもはや存在しない時まで継続する。第一 状態200において、全てのモータ出力はターンオフさ れ、且つモータはコースト動作することが許容される。 注意すべきことであるが、この条件は、下側の駆動信号 がターンオンされて、コイルの逆起電力がロータの回転 を停止させることを可能とする上述した制動機能とは異 なるものである。同時に、所定の最小マスクカウント及 び遅延カウントがマスクカウンタ111及び遅延カウン タ112内にロードされる(図7参照)。

【0057】再同期アルゴリズムを開始させる条件が取 除かれると、本回路は第二状態205へ移行することが 許容される。第二状態205においては、出力はトライ ステート状態のままであり且つモータはコースト動作を 持続する。

【0058】再度、図7を参照すると、全てのコイルが オフであり且つフローティング状態にあると、シーケン サ及び逆起電力増幅器におけるスイッチング過渡状態を マスクするため且つコミュテーション即ち整流動作に対 するコイルの反作用により遅延時間を発生するマスクカ ウンタ111は、それが通常動作の下におけるものほど 40 重要なものではない。なぜならば、コイルがトライステ ート状態にある場合には、事実上、コイルのコミュテー ション過渡状態は存在せず、且つ回路自身のスイッチン グノイズのみがマスクされることを必要とするに過ぎな いからである。スイッチングノイズの時間は、コミュテ ーションノイズの時間よりも著しく短く(例えば、約2 0マイクロ秒と比較して500ナノ秒)、従って、この トライステート動作期間中においては、「最小マスク」 を確立することが必要であるに過ぎない。しかしなが ら、注意すべきことであるが、逆起電力増幅器により検 正しいフローティングコイル及び正しい上昇又は下降エ ッジ遷移を選択するために使用されている。更に、通常 動作の場合の上述した態様と同様の態様で、コミュテー ションが発生する前の所望の遅延に対応して遅延カウン タ112内に所定の遅延が設定される。

【0059】従って、第二状態205においては、本回 路は、特定のゼロ交差を捜し出し、且つそれが発生する と、ゼロ交差信号が発生される。それが発生しない場合 には、ゼロ交差信号は発生されることはなく、且つ木回 路は、ループ206により示した如く、第二状態205 内に止どまる。従って、ロータは、選択されたコイルが 所望の位置、即ち、正しい方向からのそのゼロ交差が発 生する位置に来るまで、パワーなしで、回転を継続す る。選択されたコイルが、実際に、所望の位置に到達 し、且つ捜し求めていたゼロ交差が検知されると、コミ ュテーションシーケンスは次のフェーズへインクリメン トされ、且つ本回路の状態は第三状態208へ変化す る。一方、ゼロ交差が検知されない場合には、ロータ は、それが最終的に停止するまで、コースト動作を継続 して行なう。この場合には、モータは、多数の公知のモ 20 ータ始動アルゴリズムのうちの一つを使用して、再スタ ートされることを必要とする。

【0060】第二状態205においてゼロ交差が検知さ れると、本回路は第三状態208にある。第三状態20 8においては、期間カウンタ110が直ぐさまリセット され、且つ第二ゼロ交差を捜し求める。シーケンサ回路 からのフェーズ情報が、逆起電力増幅器を制御して、次 のフェーズに対応する次に来るコイルのゼロ交差を捜し 求める。第二ゼロ交差に対するサーチは、逆起電力増幅 器及び活性回路からのスイッチングノイズが過ぎた時、 即ち約500ナノ秒の程度の時間の後に開始させること が可能である。なぜならば、これらのコイルはいまだに 付勢されておらず、且つゼロ交差検知に干渉することの あるような顕著なノイズを発生することはないからであ る。従って、例えば、500ナノ秒と数ミリ秒、好適に は5乃至10ミリ秒の間のマスク時間が適切なマスク時 間である。第二状態205に関して上述したのと同様の 態様で、第二ゼロ交差が検知されない場合には、ロータ はループ209で示した如く、ロータが最終的に停止状 態となるまで回転を継続し、且つモータを再度スタート 40 る種々の点においての電圧信号を示した波形図。 させるためには始動アルゴリズムが必要である。

【0061】しかしながら、第二ゼロ交差が検知される と、モータの実際の回転速度を期間カウンタ110内に 蓄積されたカウントから決定する基礎が存在している。 従って、第二ゼロ交差が検知されると、期間カウンタ1 10内に蓄積されたカウントがマスクカウンタ111及 び遅延カウンタ112内にロードされ、最小マスクカウ ント及び最小遅延カウントロード信号が解放され、且つ 本回路の動作は第四状態210において通常動作の下に おいて継続して行なわれる。

22

【0062】注意すべきことであるが、再同期期間中 に、ロータがある程度の回転速度を喪失する蓋然性があ る。しかしながら、モータコイルに対するドライブ即ち 駆動は実際のロータ位置によって同期されるので、その ドライブは適切に同期されており、且つロータ速度は適 切な動作速度へ正確に復帰され、図1に示したフェーズ ロックループ回路24にロックされる。

【0063】以上、本発明の具体的実施の態様について 詳細に説明したが、木発明は、これら具体例にのみ限定 10 されるべきものではなく、本発明の技術的範囲を逸脱す ることなしに種々の変形が可能であることは勿論であ

【図面の簡単な説明】

【図1】 本発明の好適実施例に基づく装置を組込んだ モータドライブシステムの概略ブロック凶。

【図2】 ドライバシステムが関連する場合のあるモー 夕のY接続型ステータコイルへモータ駆動信号を供給す るための図1のモータドライバシステムにおいて使用さ れる電力段を示した概略図。

【図3】 三相モータの六つの相に対する電流の流れ方 向を示した典型的なY接続型ロータコイル構成を示した 概略図。

【図4】 図1のモータドライバシステムにおいて使用 されるシーケンサ回路の概略図。

【図5】 図1のモータドライバシステムにおいて使用 される逆起電力増幅器及びゼロ交差検知器を示した概略

【図5a】 検知された上昇又は下降ゼロ交差に対する 時間的な関係を示した図5のゼロ交差検知器の出力端に 30 おいて発生される種々の電圧波形を示した説明図。

【図6】 図5の回路における逆起電力増幅器接続状態 を制御するために使用されるゼロ交差論理スイッチング 回路を示した概略図。

【図7】 図1のモータドライバシステムにおいて使用 するコミュテーション遅延信号及びシーケンサ前進信号 及びコミュテーションノイズマスクを発生する回路を示 した概略図。

【図8】 本ドライバ回路が関連する場合のあるモータ の幾つかの電気的サイクルに関連して図1の回路におけ

図7のマスク発生回路に関連した再同期アル ゴリズムを開始させ且つ維持するための回路を示した概 略図。

【図10】 関連する多相DCモータの回転ロータと本 装置の駆動信号とを再同期させる図1の装置によって実 施される方法を示した状態線図。

【符号の説明】

10 モータコントローラ

11 電力段


12 信号インターフェース回路

24


- 13 シーケンサ回路
- 14 逆起電力センスアンプ
- 16 ゼロ交差検知回路


- 17 デジタル遅延回路
- 23 システムクロック回路
- 24 フェーズロックループ周波数/位相検知器回路

【図1】




[図2]

















[図5]




【図7】




【図9】



【図8】



[図10]



フロントページの続き

- (72)発明者 スコット ダブリュ. キャメロン アメリカ合衆国, アリゾナ 85027, フェニックス, ウエスト レニー ドラ イブ 1543
- (72)発明者 マーク イー. ローボー アメリカ合衆国, アリゾナ 85022, フェニックス, ノース セブンス スト リート 16220, ナンバー 3417
- (72)発明者 フランセスコ カロボランテ アメリカ合衆国, アリゾナ 85022, フェニックス, ノース セブンス スト リート 16220, ナンバー 3379